JPH03156515A - システムリセツト回路方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はシステムリセット回路方式に関し、特に制御プ
ロセサ回路を搭載した装置のシステムリセット回路方式
に関する。

（従来の技術） 従来、制御プロセサ回路を搭載した装置のシステムリセ
ットは、電源投入後、任意の時間をリセット信号の出力
とする電源リセット回路と、リセットスイッチの開閉を
電気信号に変換し、リセット信号を出力する丸めのリセ
ットスイッチ回路から成シ、電源リセット回路の出力信
号とリセットスイッチ回路の出力信号とを論理和ゲート
へ入力し、その出力を制御プロセサ回路へ入力し、制御
プロセサ回路を初期化する。

（発明が解決しようとする課題） 上述した従来のシステムリセット回路方式は、通信シス
テムや監視システムなどにおいてシステム運転中に誤操
作でリセットスイッチを押下した場合、システムの運用
が一時的に中断してしまうという欠点がある。

本発明の目的は、制御信号で制御プロセサ回路が誤動作
した場合、警報信号を出力するとともに制御プロセサ回
路からの制御信号でリセットスイッチの動作を無視する
か有効にするかを設定し、リセットスイッチの動作を許
可するリセット許可信号を出力し、リセットスイッチの
開閉を電気信号に変換し、リセットスイッチ信号をリセ
ットスイッチ回路に出力して１！源投入し、その後、任
意の時間をリセットする電源リセット信号を出力し１、
ＩＦ報傷信号、リセット許可信号と、リセットスイッチ
信号と、電源リセット信号とＫよって警報信号がＩＦ報
時にリセットスイッチ信号を有効化するか、またはリセ
ット許可信号が杵可状態時にリセットスイッチ信号を有
効化して制御プロセサを初期化することによシ上記欠点
を除去し、システム運転の中断することがないように構
成したシステムリセット回路を提供することにある。

（課題を解決するための手段） 本発明によるシステムリセット回路方式は、制御プロセ
サ回路と、監視回路と、リセット許可回路と、リセット
スイッチ回路と、電源リセット回路と、システムリセッ
ト回路とを具備して構成したものである。

Ｉｌｌ　御プロセサはシステムを制御するだめのモノで
あ）、監視回路は制御プロセサ回路からの制御信号で制
御プロセサ回路が誤動作した場合に警報信号を出力する
ためのものである。

リセット許可回路は、制御プロセサ回路からの制御信号
でリセットスイッチの動作を無視するか、あるいは有効
にするかを設定し、リセットスイッチの動作を許可する
リセット許可信号を出力するためのものである。

リセットスイッチ回路は、リセットスイッチの開閉を電
気信号に変換し、リセットスイッチ信号を出力するため
のものである。

電源リセット回路は、電源の投入後、任意の時間をリセ
ットする電源リセット信号を出力するためのものである
。

システムリセット回路は、警報信号、前記リセット許可
信号、前記リセットスイッチ信号、ならびに前記電源リ
セット信号を入力し、前記警報信号が警報時にリセット
スイッチ信号を有効にするか、あるいはリセット許可信
号が許可状態のときＫはリセットスイッチ信号を有効に
するため、制御プロセサを初期化するためのリセット制
御信号を出力するためのものである。

（実施例） 次に、本発明について図面を参照して説明する。

第１図は、本発明によるシステムリセット回路方式の一
実施例を示すブロック図である。

第１図において、１はシステムリセット回路、！は制御
プロセサ回路、墨はリセット許可回路、４は監視回路、
６はリセットスイッチ回路、−は電源リセット回路であ
る。

電源リセット回路６は、電源投入時に任意の時間長のリ
セットパルスを電源リセット信号を信号線１Ｇに出力す
る。信号線１６上に出力されたリセットパルスはシステ
ムリセット回路１に入力され、システムリセット回路１
は直ちにリセット制御信号を信号線１０上に出力する。

制御プロセサ２は信号線１０上のリセット制御信号によ
シ初期化され、動作を開始する。リセットスイッチ回路
Ｓにはリセットスイッチ１が接続されていて、り竜ット
スイツテ７の閉塞によシリセットスイッチ信号１ｓを信
号線１５上に出力する。

動作中の制御プロセサ！は、信号線１２を介して監視回
路４へ監視制御信号を周期的に出力する。

監視回路４は信号線１！上の監視制御信号が断されたと
きに信号線１４上に警報信号１４を出力する。人間の操
作もしくは制御プログラムにより制御プロ七す２を制御
すると、信号線１１上にリセット許可制御信号が出力さ
れ、リセット許可回路ＩＫ入力される。入力されたリセ
ット許可制御信号は、信号線１５上のリセットスイッチ
信号を有効化する意味を持つ信号である。信号線１１上
のリセット許可制御信号によって信号＠１５上のリセッ
トスイッチ信号を有効にする場合に、リセット許可回路
５はリセット許可信号を出力する。システムリセット回
路１は信号線１５上のリセット許可信号と信号線１４上
の警報信号とのそれぞれの出力がなｉ場合に、信号線１
６上に出力されたリセットスイッチ信号を無視し、信号
線１５上のリセット許可信号か、あるいけ信号線１４上
の警報信号かのどちらか一方の出力がある場合に、信号
線１５上に出力されたリセットスイッチ信号を有効化す
る。システムリセット回路１は、信号線１６上のリセッ
トスイッチ信号が有効の場合にのみ、信号線１０からリ
セット制御信号を制御プロセサ！に出力する。

（発明の効果） 以上説明したように本発明は、制御グロセサの正常動作
中におけるリセットスイッチの誤操作を防止することが
できるという効果がある。

【図面の簡単な説明】

＆τ１図は、本発明によるシステムリセッ方式の一実施
例を示すブロック図である。 １・・・システムリセット回路 ２・・・制御グロセサ回路 ５・−・す七ット許可回路 ４・・・監視回路 ５・・・リセットスイッチ回路 ８・・・電源リセット回路 Ｔ・・・リセットスイッチ １０〜１６・・ψ・・信号線 ト回路

Claims (1)

【特許請求の範囲】
1. システムを制御するための制御プロセサ回路と、前記制
   御プロセサ回路からの制御信号で前記制御プロセサ回路
   が誤動作した場合に警報信号を出力するための監視回路
   と、前記制御プロセサ回路からの制御信号でリセットス
   イッチの動作を無視するか、あるいは有効にするかを設
   定し、前記リセットスイッチの動作を許可するリセット
   許可信号を出力するためのリセット許可回路と、リセッ
   トスイッチの開閉を電気信号に変換し、リセットスイッ
   チ信号を出力するためのリセットスイッチ回路と、電源
   の投入後、任意の時間をリセツトする電源リセット信号
   を出力するための電源リセット回路と、前記警報信号、
   前記リセット許可信号、前記リセットスイッチ信号、な
   らびに前記電源リセット信号を入力し、前記警報信号が
   警報時に前記リセットスイッチ信号を有効にするか、ま
   たは前記リセット許可信号が許可状態のときに前記リセ
   ットスイッチ信号を有効にするため、前記制御プロセサ
   を初期化するためのリセット制御信号を出力するための
   システムリセット回路とを具備して構成したことを特徴
   とするシステムリセット回路方式。