JPH03156556A - 装置内シリアルインターフエース方式 - Google Patents
装置内シリアルインターフエース方式Info
- Publication number
- JPH03156556A JPH03156556A JP29571989A JP29571989A JPH03156556A JP H03156556 A JPH03156556 A JP H03156556A JP 29571989 A JP29571989 A JP 29571989A JP 29571989 A JP29571989 A JP 29571989A JP H03156556 A JPH03156556 A JP H03156556A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- request signal
- units
- signal line
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は装置内ユニット間のインターフェース方式に関
し、％にマイクロプロセサと他のユニットとの間のイン
ターフェースに関する。
し、％にマイクロプロセサと他のユニットとの間のイン
ターフェースに関する。
（従来の技術）
従来、との種のインターフェースは第８図に示すように
して構成されていた。
して構成されていた。
第８図において、１〜３はそれぞれユニット１１．２１
．３１はそれぞれシリアルポート、１２．２２．！２は
それぞれ要求信号送出回路、２３、ＳＲはそれぞれアド
レス検出回路、１０１〜１０３はそれぞれ送信データ信
号線、受信データ信号線、要求信号線である。
．３１はそれぞれシリアルポート、１２．２２．！２は
それぞれ要求信号送出回路、２３、ＳＲはそれぞれアド
レス検出回路、１０１〜１０３はそれぞれ送信データ信
号線、受信データ信号線、要求信号線である。
要求信号を受けた中央処理ユニット１は各ユニット！、
３に対して送出データ信号にアドレスを含めて送出する
。このアドレスが各ユニット！。
３に対して送出データ信号にアドレスを含めて送出する
。このアドレスが各ユニット！。
５にあらかじめ設定されたアドレスと一致したとき、応
答を受信データ信号線１０２に乗せる。これＫより、中
央処理ユニット１は要求信号を出したユニットからデー
タを入手していた。
答を受信データ信号線１０２に乗せる。これＫより、中
央処理ユニット１は要求信号を出したユニットからデー
タを入手していた。
（発明が解決しようとする課題）
上述した従来のインターフェース方式は、要求信号を受
けた中央処理ユニットが要求信号を出したユニットから
データを入手するため、シリアルパスを共有するすべて
のユニットに対して返答要求を送出する必要があり、シ
リアルパスを共有するユニットの数が多くなるとデータ
収集に時間がかかるという欠点がある。
けた中央処理ユニットが要求信号を出したユニットから
データを入手するため、シリアルパスを共有するすべて
のユニットに対して返答要求を送出する必要があり、シ
リアルパスを共有するユニットの数が多くなるとデータ
収集に時間がかかるという欠点がある。
本発明の目的は、各ユニット間を相互に接続し、中央処
理装置のユニットおよび他のユニットに対して情報送出
の意志を示す要求信号を送出し、当該要求信号を受けて
中央処理装置のユニットから要求信号を出したユニット
のみに返答を許す命令を送出するとともに、この命令に
対する応答を伝送することによって上記欠点を除去し、
データ収集時間を短縮できるように構成した装置内シリ
アルインターフェース方式を提供することにある。
理装置のユニットおよび他のユニットに対して情報送出
の意志を示す要求信号を送出し、当該要求信号を受けて
中央処理装置のユニットから要求信号を出したユニット
のみに返答を許す命令を送出するとともに、この命令に
対する応答を伝送することによって上記欠点を除去し、
データ収集時間を短縮できるように構成した装置内シリ
アルインターフェース方式を提供することにある。
（課題を解決するための手段）
本発明による装置内シリアルインターフェース方式は、
それぞれシリアルポート、アドレス検出回路、および要
求信号送出／検出回路を備えた複数のユニットを相互に
接続して、１台以上のユニットから中央処理装置のユニ
ットへ状態情報を伝１送するものであって、要求信号線
と、送信データ信号線と、受信データ信号線とを具備し
て構成した吃のである。
それぞれシリアルポート、アドレス検出回路、および要
求信号送出／検出回路を備えた複数のユニットを相互に
接続して、１台以上のユニットから中央処理装置のユニ
ットへ状態情報を伝１送するものであって、要求信号線
と、送信データ信号線と、受信データ信号線とを具備し
て構成した吃のである。
要求信号線は、中央処理装置および他のユニットに対し
て情報送出の意志を要求信号の形で示すだめのものであ
る。
て情報送出の意志を要求信号の形で示すだめのものであ
る。
送信データ信号線は、要求信号線より要求信号を受けた
中央処理装置から要求信号を送出したユニットのみに返
答の送出を許す命令を送出するための吃のである。
中央処理装置から要求信号を送出したユニットのみに返
答の送出を許す命令を送出するための吃のである。
受信データ信号線は、上記命令に対する応答を伝送する
ためのものである。
ためのものである。
（実施ＰＪ ）
次に１本発明について図面を参照して説明する。
第１図は、本発明による装置内シリアルインターフェー
ス方式の一実施例を示すブロック図である。
ス方式の一実施例を示すブロック図である。
第１図において、１．２０．！０はそれぞれ第１〜第８
のユニット、１１はシリアルポート、１２は要求信号検
出回路、２２．５２はそれぞれ要求信号送出／検出回路
、２５．５５はそれぞれアドレス検出回路、２４．５４
はそれぞれシリアルポートである。
のユニット、１１はシリアルポート、１２は要求信号検
出回路、２２．５２はそれぞれ要求信号送出／検出回路
、２５．５５はそれぞれアドレス検出回路、２４．５４
はそれぞれシリアルポートである。
第１のユニット１は中央処理ユニットであり、シリアル
ポート１１からの送信データ信号＃ｉ！１０１および受
信データ信号線１０２は、第２および第８のユニット２
０．ＳＯのシリアルポート２４゜３４にそれぞれ接続さ
れている。第１のユニット１と他のユニット２０．３０
との間は、データ送出意志のあるときにこれｔ示す要求
信号′１ａ１０３により接続されている。
ポート１１からの送信データ信号＃ｉ！１０１および受
信データ信号線１０２は、第２および第８のユニット２
０．ＳＯのシリアルポート２４゜３４にそれぞれ接続さ
れている。第１のユニット１と他のユニット２０．３０
との間は、データ送出意志のあるときにこれｔ示す要求
信号′１ａ１０３により接続されている。
通常、第１のユニット１と他のユニット２０゜３０との
間のデータの授受に２いて、第１のユニット１では送信
データ信号線１０１上に、受信データ要求ユニットのア
ドレスデータを送出する。
間のデータの授受に２いて、第１のユニット１では送信
データ信号線１０１上に、受信データ要求ユニットのア
ドレスデータを送出する。
送信データを受けだ他のユニット２０．５０では、自身
のアドレスに一致したときのみ、第１のユニット１に対
して受信データ信号線１０！上に応答データを送出する
。
のアドレスに一致したときのみ、第１のユニット１に対
して受信データ信号線１０！上に応答データを送出する
。
通常のデータ授受では、第１のユニット１に対して他の
ユニツ）２０．３０の方からデータを送出することかで
きない。このため、他のユニット２０．３０から第１の
ユニット１に対してデータ送出をしたいときには、要求
信号線１０３をアクティブ状態にする。
ユニツ）２０．３０の方からデータを送出することかで
きない。このため、他のユニット２０．３０から第１の
ユニット１に対してデータ送出をしたいときには、要求
信号線１０３をアクティブ状態にする。
ユニット２０からの要求信号をアクティブにしたとする
と、ユニット３０はこれを知って新たな要求信号の送信
を控える。一方、ユニット１は要求信号を検出すると、
ユニット２０，３０のうち、要求信号を送出したユニッ
トのみに対して、送信データ信号線１０１を通して応答
許可信号を送出する。ユニット２０．５０はこの信号を
検出するが、要求信号を送出している二二ツ）２Ｇのみ
が受信データ信号＠１０２上に応答信号を送出すること
かできる。
と、ユニット３０はこれを知って新たな要求信号の送信
を控える。一方、ユニット１は要求信号を検出すると、
ユニット２０，３０のうち、要求信号を送出したユニッ
トのみに対して、送信データ信号線１０１を通して応答
許可信号を送出する。ユニット２０．５０はこの信号を
検出するが、要求信号を送出している二二ツ）２Ｇのみ
が受信データ信号＠１０２上に応答信号を送出すること
かできる。
第２図は、各信号線上の信号タイミングを示すタイミン
グ図である。
グ図である。
（発明の効果）
以上説明したように本発明は、要求信号を受けた中央処
理ユニットから要求信号を送出したユニットのみに応答
許可を与えることにより、各ユニットから中央処理ユニ
ットへの情報伝達の効率を改善するとともに１処理速度
を向上することができるという効果がある。
理ユニットから要求信号を送出したユニットのみに応答
許可を与えることにより、各ユニットから中央処理ユニ
ットへの情報伝達の効率を改善するとともに１処理速度
を向上することができるという効果がある。
第１図は、本発明による装置内シリアルインターフェー
ス方式の一実施例を示すブロック図である。 第２図は、本発明の動作例を示すタイミング図である。 第３図は、従来技術による装置内シリアルインターフェ
ース方式の一例を示すブロック図である。 １〜３．２０．３０・・・ユニット １１．２１．２４．５１．５４・・−・・・・シリアル
ポート ２２．３２−・・要求信号送出／検出回路’１５．５８
・・・アドレス検出回路 ２６．３５・・・命令検出回路 ０１〜ｆｅｌｌ・・・信号線
ス方式の一実施例を示すブロック図である。 第２図は、本発明の動作例を示すタイミング図である。 第３図は、従来技術による装置内シリアルインターフェ
ース方式の一例を示すブロック図である。 １〜３．２０．３０・・・ユニット １１．２１．２４．５１．５４・・−・・・・シリアル
ポート ２２．３２−・・要求信号送出／検出回路’１５．５８
・・・アドレス検出回路 ２６．３５・・・命令検出回路 ０１〜ｆｅｌｌ・・・信号線
Claims (1)
- それぞれシリアルポート、アドレス検出回路、および要
求信号送出／検出回路を備えた複数のユニットを相互に
接続して、１台以上のユニットから中央処理装置のユニ
ツトへ状態情報を伝送する装置内シリアルインターフェ
ース方式であつて、前記中央処理装置および他のユニッ
トに対して情報送出の意志を要求信号の形で示すための
要求信号線と、前記要求信号線より前記要求信号を受け
た前記中央処理装置から前記要求信号を送出したユニッ
トのみに返答の送出を許す命令を送出するための送信デ
ータ信号線と、前記命令に対する応答を伝送するための
受信データ信号線とを具備して構成したことを特徴とす
る装置内シリアルインターフェース方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29571989A JPH03156556A (ja) | 1989-11-14 | 1989-11-14 | 装置内シリアルインターフエース方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29571989A JPH03156556A (ja) | 1989-11-14 | 1989-11-14 | 装置内シリアルインターフエース方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03156556A true JPH03156556A (ja) | 1991-07-04 |
Family
ID=17824276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29571989A Pending JPH03156556A (ja) | 1989-11-14 | 1989-11-14 | 装置内シリアルインターフエース方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03156556A (ja) |
-
1989
- 1989-11-14 JP JP29571989A patent/JPH03156556A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63255759A (ja) | 制御システム | |
| JPH03156556A (ja) | 装置内シリアルインターフエース方式 | |
| JPS6326576B2 (ja) | ||
| JPS63155249A (ja) | 装置間通信方式 | |
| JPH047620B2 (ja) | ||
| JPH02230356A (ja) | 情報処理装置のバス拡張装置 | |
| JPS60226246A (ja) | デ−タ伝送装置 | |
| JPH05324545A (ja) | バス制御装置 | |
| JPS63194445A (ja) | マルチポイント通信方式 | |
| JPH0439819B2 (ja) | ||
| JPH04156741A (ja) | ループ・バス転送方式 | |
| JPH01180059A (ja) | 情報処理装置 | |
| JPH04106651A (ja) | システムバスの制御装置 | |
| JPH036765A (ja) | Ｃｐｕバス二重化接続方式 | |
| JPS60219849A (ja) | パケツト処理装置 | |
| JPH03235152A (ja) | バス制御方式 | |
| JPH03137754A (ja) | 共有メモリのアクセス制御方式 | |
| JPH0573512A (ja) | マルチプロセツサシステム | |
| JPH0374751A (ja) | 入出力制御装置 | |
| JPS60220639A (ja) | シリアルバス通信装置 | |
| JPH03164851A (ja) | データ処理装置 | |
| JPH0434187B2 (ja) | ||
| JPS61288641A (ja) | 不要受信デ−タ除去回路 | |
| JPS6319935A (ja) | バスアクセス方式 | |
| JPS6242547B2 (ja) |