JPH031573A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は半導体装置に関し、特に、ＳＯＩ構造を有する
半導体装置に関するものである。

［従来技術］ 従来のＳ　ＯＩ　（Ｓｉｌｉｃｏｎ　ｏｎ　Ｉｎ５ｕｌ
ａｔｏｒ）構造を有する半導体装置について、ＭＯ３型
薄膜電界効果トランジスタ（以下、ＭＯ３ＴＦＴと記す
）を例にとって説明する。

第８図は、従来のＭＯ３ＴＦＴ　（デプレション型）の
−例を示す模式的断面図である。図において、８１は絶
縁物により形成された基板、８２はソース領域、８３は
ドレイン領域、８４はチャネル領域（本願において、チ
ャネル領域とは、ソース領域とドレイン領域に狭まれた
領域全体を言う）、８４ａはチャネル領域中の反転領域
、８４ｂはチャネル領域中の空乏領域、８５はゲート絶
縁膜である。

［発明が解決しようとする課題］ しかし、上述のごとき従来のＭＯＳＴＦＴにおいては、
チャネル部８４でキンク現象が起こるため良好な動作が
離係できないという課題があフた。キンク現象とは、ソ
ース−ドレイン電圧がある一定の値を超えると、ドレイ
ン電流が急激に増加する現象をいう。従来のＭＯＳＴＦ
Ｔにおけるソース・ドレイン電圧（Ｖｏｓ）とドレイン
電流（Ｉ、）との関係を第９図に示す。図において、Ｖ
ＧＩ〜ＶａＳは、それぞれ異なるゲート電圧値を示す。

以下、キンク現象の原因を、Ｎ型ＭＯ３ＴＦＴの場合に
ついて説明する。第８図に示すように、ＭＯＳＴＦＴが
ＯＮの時には、ドレイン端のゲート界面付近（図中、Ａ
で示した部分）で衝突電離が起き、正孔−電子対が発生
する。これにより発生した正孔は、正孔ポテンシャルの
低いチャネル部の絶縁基板側（図中、Ｂで示した部分）
に蓄積される。この結果、チャネル部の電子ポテンシャ
ルが下がり、ソース・チャネル間の電子にとってのエネ
ルギー障壁が下がる。このため、ＰＮ接合の順バイアス
状態に等しい領域が反転層以外のところにも生じ、キャ
リアがドレイン側に流れ込み、電流が急増するのである
。

また、従来のＭＯＳＴＦＴには、ＯＦＦ時での耐圧が低
いという課題もあった。

ＯＦＦ時には、ドレイン端での発生中心に起因する正孔
の発生や、絶縁物界面の電界集中などによる衝突電離に
起因する正孔の発生により、ＯＮ時同様、チャネル部の
絶縁物基板側（図中、Ｂで示した部分）に正孔が蓄積し
、ドレイン領域に大電流を流し込む。この結果、ＭＯＳ
ＴＦＴの耐圧は、ドレイン・チャネル間のＰＮ接合のア
バランシェ耐圧よりも低くなるのである。

このような課題に対し、キンク現象をなくすために、シ
リコン膜（半導体Ｆｌ）の膜厚を薄くするという方法が
提案されている。これは、シリコン膜の膜厚を薄くする
ことで、ゲート電圧を入れたと同時にソース・チャネル
間が順バイアス状態となるようにし、これにより最初か
ら大電流が流れるようにするものである。この方法によ
れば、第１０図に示したように飽和領域でのキンク現象
はなくなる。しかし、この方法には、良好な飽和特性が
得られないことや、ＯＦＦ時の低耐圧を改善できないこ
となどの課題があった。これは、シリコン膜を単に薄く
するだけでは、キンク現象やＯＦＦ時の低耐圧の原因で
あるソース・チャネル間の順バイアス化を解決していな
いからである。

［課題を解決するための手段］ 本発明は、絶縁層上に形成された半導体層中にソース領
域とドレイン領域とが形成され、該半導体層の該ソース
領域と該ドレイン領域とに挟まれた領域（以下、チャネ
ル領域と記す）の上にゲート酸化膜が形成され、該チャ
ネル領域中に前記ゲート酸化膜に接して反転領域が形成
されたＳＯＩ構造の半導体装置であって、 前記チャネル領域中の前記反転領域以外の部分に多数の
再結合中心が形成されたことを特徴とする。

［作用］ 本発明によれば、ドレイン端で発生した正孔の通り道や
蓄積領域となる部分にのみ、すなわちチャネル領域の反
転層領域以外にのみ多数の再結合中心（以下、ライフタ
イムキラーと記す）を設けたので、ＭＯＳＴＦＴの移動
度を低下させることなくキンク現象を解消し、かつ、Ｏ
ＦＦ時の耐圧を上昇させることができる。

以下、本発明の原理について、第１図を用いて説明する
。図において、１１は絶縁物により形成された基板、１
２はソース領域、１３はドレイン領域、１４はチャネル
領域、１４ａはチャネル領域中の反転領域、１４ｂはチ
ャネル領域中の空乏領域、１５はゲート絶縁膜である。

上述のように、ドレインの接合部では、発生中心や衝突
電離によフて電子・正孔対が発生する。

Ｎ型のＭＯＳＴＦＴの場合、電子はドレインに流れ込み
正孔は正孔ポテンシャルの低い絶縁基板界面付近（図中
、Ｂで示した部分）に蓄積する。

従来のＭＯＳＴＦＴでは、この領域での正孔のライフタ
イムが長く、正電荷が蓄積するので電子のポテンシャル
を下げてしまフていた。すなわち、この正孔が、ソース
・チャネル間の電子の電気障壁を下げ、反転層領域外で
ソースからドレインへの電子の流入の原因となっていた
。

これに対して本発明のＭＯＳＴＦＴは、発生した正孔が
通過する領域および蓄積する領域（すなわち、図中Ｂで
示した領域）にのみ積極的にライフタイムキラーを設け
、このライフタイムキラーによって正孔を消滅させ、正
孔が蓄積しないようにした。これはキンク現象およびＯ
ＦＦ時の低耐圧の根本的な原因を解決するものであり、
これにより、キンク現象の解消のみならず、良好な飽和
特性とＯＦＦ時の高耐圧化をも実現した。また、ライフ
タイムキラーは反転層領域外に設けられるため、デバイ
スの移動度を下げることなく、最も有効に正孔を消滅さ
せることができる。

また、本発明によれば、ゲートスイッチのＯＮからＯＦ
Ｆへの切り替えの際、反転層に残っているキャリアをも
短時間で再結合させることができるので、スイッチング
特性を向上させることができる。

［実施例］ 以下、本発明の実施例について、第２図〜第７図を用い
て説明する。

（実施例１） 第２図（ａ）〜（ｃ）は、本発明の一実施例に係るＭＯ
ＳＴＦＴの製造工程を説明するための模式的断面図であ
る。

以下、本実施例に係るＭＯＳＴＦＴの製造工程について
説明する。

■不純物濃度ｔ　ｘ　ｔ　ｏ　”７ｃ　ｍ２の（Ｚｏｏ
）ｐ型車結晶シリコン基板２１に、酸素を、イオンイン
プラ法により、加速電圧１５０ｋｅＶ％総ドーズ量２．
１４ｘ　１０Ｉａ／ｃｍ”　、基板温度６００℃で注入
した（第２図（ａ））。

■次に、この基板に、厚さ８００人の酸化膜を堆積する
ことにより、ゲート酸化膜２５を形成した。

■この基板に、ゲート酸化膜２５をマスクとして、水素
を、加速電圧２０ｋｅＶ、総ドーズ量１、２Ｘ　ｉ　０
１Ｔ／ｃｍ２　、基板温度６００℃で注入した。このと
き、チャネル領域となる部分に注入する水素の濃度が、
それ以外の部分に注入する水素の濃度と比較して十分低
くなるようにした（第２図（ｂ））。

ｐ型車結晶シリコン基板に水素を注入するのは、基板を
低温で結晶化させるためである。

ＳＩＭＯＸ法において、酸素を注入した基板に水素を注
入すると、低温で結晶化することが知られている（５ｔ
ｈ　Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｗｏｒｋｓｈｏｐ　
ｏｎＦｕｔｕｒｅ　Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅ−
Ｔｈｒｅｅ　ＤｉｍｅｎｔｉｏｎａｌＩｎｔｅｇｒａｔ
ｉｏｎ−１９８８Ｚａｏ　ｐｐ２０７−２１１）。通常
、水素を注入しない場合は結晶化温度が１２７０℃以上
であるのに対して、水素を注入すると結晶化温度を１１
５０℃まで下げることができる。

■この基板に対し、Ｎ２ガス中で、１１５０ｔ：で２時
間および１２５０℃で１時間のアニールを施した。その
結果、厚さが５０００人で、酸化膜２６とチャネル領域
との界面にのみ多くの欠陥を有するＳＯＩ基板が形成さ
れた（第２図（Ｃ））。

本実施例に係るＭＯＳＴＦＴは、チャネル領域の反転領
域外にのみ欠陥を有し、他の部分の結晶性を損なわない
ので、基板を多目的に用いることが出来る。

■その後、インプラ法を用いてゲート酸化膜２５をマス
クとして燐をドープし、９００℃で１時間のアニールを
行うことにより、不純物濃度がＩ　Ｘ　１０”／ｃｍ’
のソース領域２２およびドレイン領域２３を形成した。

以上のようにして作製したＮ型ＭＯＳＴＦＴを動作させ
たところ、電子の電界効果移動度は５９５ｃｍ２／Ｖ−
ｓであった。また、ソース・ドレイン電圧とドレイン電
流との関係を測定したところ、第３図に示すような、キ
ンク現象の無い良好な飽和領域特性を示した。さらに、
ＯＦＦ時の耐圧も２２ｖｏｌｔと、実用的な値となった
。

（実施例２） 第４図（ａ）〜（Ｃ）は、本発明の第２の実施例に係る
ＭＯＳＴＦＴの製造工程を説明するための模式的断面図
である。

以下、本実施例に係るＭＯＳＴＦＴの製造工程について
説明する。

■シリコンの単結晶基板４１上に酸化膜４６を形成し、
さらに、この酸化膜４６上に、膜厚５００人のシリコン
窒化膜４７を選択的に形成した（第４図（ａ））。

■次に、不純物濃度がｌＸｌ０”／ａｍ’であるＬＰ−
ＣＶＤの多結晶シリコン［４８を堆積し、窒化膜シマレ
イザーを用いて多結晶シリコンを溶融して再結晶させた
（第４図（ｂ））。シリコン窒化膜とシリコンは膨張係
数が大きく異なるため、窒化膜界面付近に多数の欠陥が
形成された。

■多結晶シリコン膜４８上に厚さ８００人のゲート酸化
膜４５を形成した。

■このゲート酸化膜４５をマスクとして、インプラ法を
用いて燐をドープした。

■その後、９００℃で１時間のアニールを行い、不純物
濃度がＩ　Ｘ　１０”／ａｍ’のソース領域４２および
ドレイン領域４３を形成した。

以上の工程により、チャネル領域の厚さが１０００人で
、その下地界面にライフタイムキラーとなる欠陥が多数
存在するＮ型ＭＯ３ＴＦＴが完成した。

以上のようにして作製したＮ型ＭＯ３ＴＦＴを動作させ
たところ、電子の電界効果８動度は５８９０ｍ２／Ｖ−
５であった。また、ソース−ドレイン電圧とドレイン電
流との関係を測定したところ、第５図に示すような、キ
ンク現象の無い良好な飽和領域特性を示した。さらに、
ＯＦＦ時の耐圧も１９ｖｏｌｔと、実用的な値となった
。

（実施例３） 第６図（ａ）〜（Ｃ）は、本発明の第３の実施例に係る
ＭＯＳＴＦＴの製造工程を説明するための模式的断面図
である。

以下、本実施例に係るＭＯＳＴＦＴの製造工程について
説明する。

■不純物濃度Ｉ　Ｘ　１０　”／　Ｃｍ’の（ｉｏｏ）
ｐ型車結晶シリコン基板６１に対し、イオンインプラ法
により、酸素を、加速電圧１５０ｋｅＶ、総ドーズ量２
．１４Ｘ　１０”／ｃｍ’　、基板温度６００℃で注入
した。

■その後、加速電圧１３ｋｅＶ、総ドーズ量１．２ｘ　
１０”／ｃｍ’　、基板温度６００℃で水素を注入し、
表面近くに水素の高濃度領域を形成した（第６図（ａ）
）、水素を注入した理由は、上記実施例１と同じである
。

■この基板に対し、Ｎ２ガス中で、１１５０℃で２時間
、１２５０℃で１時間のアニールを施しり、ソノ結果、
５０１ｊｉｖＡｉ５０００Ａｔ’、下地絶縁物界面に多
くの欠陥を有したＳＯＩ基板が形成された。

■このＳＯＩ基板上に、厚さ８００人の酸化膜を堆積す
ることにより、ゲート酸化膜６５を形成した。

■インプラ法を用い、ゲート酸化膜６５をマスクとして
燐をドープし、その後、９００ｔで１時間のアニールを
行い、不純物濃度がｌＸ１０”／ｃ　ｍ’のソース領域
６２およびドレイン領域６３を形成した（第６図（ｂ）
）。

本実施例では、上記実施例１と比較して、水素のイオン
注入までの工程が同一チャンバー内で連続して出来るた
めプロセス上で利点がある。

以上のようにして作製したＮ型ＭＯＳＴＦＴを動作させ
たところ、電子の電界効果移動度は６００ｃｍ’／Ｖ・
Ｓであった。また、ソース・ドレイン電圧とドレイン電
流との関係を測定したところ、第７図に示すような、キ
ンク現象の無い良好な飽和領域特性を示した。さらに、
ＯＦＦ時の耐圧も２５ｖｏｌｔと、実用的な値となった
。

［発明の効果コ 以上説明したように、本発明によれば、半導体装置のキ
ンク現象を解消し、かつ、ＯＦＦ時の耐圧を上げること
ができる。

また、ゲートスイッチのＯＮからＯＦＦへの切り替えの
際、反転層に残）ているキャリアをも短時間で再結合さ
せることができるため、スイッチング特性を向上させる
効果もある。

【図面の簡単な説明】

第１図は本発明の詳細な説明するための図、第２図（ａ
）〜（Ｃ）は、本発明の第１の実施例に係るＭＯＳＴＦ
Ｔの製造工程を説明するための模式的断面図、第３図は
本発明の第１の実施例に係るＭＯＳＴＦＴのソース−ド
レイン電圧とドレイン電流との関係を示すグラフ、第４
図（ａ）〜（Ｃ）は、本発明の第２の実施例に係るＭＯ
ＳＴＦＴの製造工程を説明するための模式的断面図、第
５図は本発明の第２の実施例に係るＭＯＳＴＦＴのソー
ス−ドレイン電圧とドレイン電流との関係を示すグラフ
、第６図（ａ）〜（Ｃ）は本発明の第３の実施例に係る
ＭＯＳＴＦＴの製造工程を説明するための模式的断面図
、第７図は本発明の第３の実施例に係るＭＯＳＴＦＴの
ソース−ドレイン電圧とドレイン電流との関係を示すグ
ラフ、第８図は、従来のＭＯＳＴＦＴ　（デプレション
型）の−例を示す模式的断面図、第９図および第１０図
は従来のＭＯＳＴＦＴにおけるソース−ドレイン電圧と
ドレイン電流との関係を示す図である。 １１・・・絶縁物により形成された基板、１２・・・ソ
ース領域、１３・・・ドレイン領域、１４・・・チャネ
ル領域、１４ａ・・・チャネル領域中の反転領域、１４
ｂ・・・チャネル領域中の空乏領域、１５・・・ゲート
絶縁膜、２１・・・ｐ型車結晶シリコン基板、２２・・
・ソース領域、２３・・・ドレイン領域、２５・・・ゲ
ート酸化膜、２６・・・酸化膜、４１・・・単結晶シリ
コン基板、４２・・・ソース領域、４３・・・ドレイン
領域、４５・・・ゲート酸化膜、４６・・・酸化膜、６
１・・・ｐ型車結晶シリコン基板、６２・・・ソース領
域、６３・・・ドレイン領域、６５・・・ゲート酸化膜
、６６・・・酸化膜、８１・・・絶縁物により形成され
た基板、８２・・・ソース領域、８３・・・ドレイン領
域、８４・・・チャネル領域、８４ａ・・・チャネル領
域中の反転領域、８４ｂ・・・チャネル領域中の空乏領
域、８５・・・ゲート絶縁膜。 第１図 第 図 第 図 レーザ 第 図 ｎ Ｖ。 第 図 Ｉ。 ｏｓ 第 図 第 図 Ｔ。 第 図

Claims (3)

【特許請求の範囲】
1. （１）絶縁層上に形成された半導体層中にソース領域と
   ドレイン領域とが形成され、該半導体層の該ソース領域
   と該ドレイン領域とに挟まれた領域（以下、チャネル領
   域と記す）の上にゲート酸化膜が形成され、該チャネル
   領域中に前記ゲート酸化膜に接して反転領域が形成され
   たＳＯＩ構造の半導体装置であって、 前記チャネル領域中の前記反転領域以外の部分に多数の
   再結合中心が形成されたことを特徴とする半導体装置。
2. （２）単結晶シリコン基板に酸素を注入する工程と、酸
   素注入後の前記単結晶シリコン基板の前記チャネル領域
   となる領域以外の領域に選択的に水素を高濃度に注入す
   る工程と、前記チャネル領域となる領域以外の領域が結
   晶化する最低温度以上かつ前記チャネル領域が結晶化す
   る最低温度未満の温度で少なくとも一回以上熱処理を行
   う工程とを行なうことにより、前記多数の再結合中心が
   形成されたことを特徴とする請求項１記載の半導体装置
   。
3. （３）前記半導体層がシリコンであり、かつ前記絶縁層
   の少なくとも前記チャネル領域と接する領域がシリコン
   窒化物であることを特徴とする請求項１記載の半導体装
   置。