JPH1093099A5 - - Google Patents

Info

Publication number
JPH1093099A5
JPH1093099A5 JP1996269214A JP26921496A JPH1093099A5 JP H1093099 A5 JPH1093099 A5 JP H1093099A5 JP 1996269214 A JP1996269214 A JP 1996269214A JP 26921496 A JP26921496 A JP 26921496A JP H1093099 A5 JPH1093099 A5 JP H1093099A5
Authority
JP
Japan
Prior art keywords
region
semiconductor device
insulated gate
impurity
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1996269214A
Other languages
English (en)
Other versions
JP4053102B2 (ja
JPH1093099A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP26921496A priority Critical patent/JP4053102B2/ja
Priority claimed from JP26921496A external-priority patent/JP4053102B2/ja
Publication of JPH1093099A publication Critical patent/JPH1093099A/ja
Publication of JPH1093099A5 publication Critical patent/JPH1093099A5/ja
Application granted granted Critical
Publication of JP4053102B2 publication Critical patent/JP4053102B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【0076】
本発明の構成となる思想の一つは、チャネル形成領域に人為的に不純物領域を形成・配置することで意図的に狭チャネル効果を生じさせることである。そして、本発明の構成は不純物領域間の距離(図1(C)におけるwpa,mに相当する)を3 300 nm( 好ましくは3 100 nm) の範囲で精密に制御することでしきい値電圧の制御を行うという思想に基づいている。
【0083】
まず、弱いN型またはP型導電性を有する単結晶シリコン基板701を用意する。そして、1×1018atoms/cm2 程度のドーズ量で酸素イオンを注入し、800〜1300℃の範囲内で加熱処理を行うことで埋め込み酸化膜702を形成する。こうして、厚さ0.05〜0.5 μmの埋め込み酸化膜702と厚さ10 200 nm(好ましくは、20 60 nm)の単結晶シリコン層703を得る。
【0096】
またこの時、ポテンシャルスリット領域の幅(wpa,m)は3 300 nm( 好ましくは3 100 nm) の範囲内に制御する。また、全ての間隔(wpa,m)は±20%以内(好ましくは±5 %以内)に納まる様に制御する。このポテンシャルスリット領域の幅(wpa,m)は狭チャネル効果に直接的に影響を与えるので精密に制御することが重要なのである。
【0097】
なお、ポテンシャルスリット領域の幅の下限界である3 nmという値は量子効果が起こらない限界値として定めている。本発明ではポテンシャルスリット領域の幅を量子効果の生じない又は現れない範囲内で制御する様に注意している。
【0101】
図7(D)に示す様な状態が得られたら、800 〜1200℃程度の温度範囲による熱酸化処理を行い10 50 nmの熱酸化膜717、718を形成する。この熱酸化処理により形成された薄い熱酸化膜717、718はそのままゲイト絶縁膜として機能する。また、活性層/ゲイト絶縁膜界面は界面準位の少ない良好なものとなる。
【0106】
その後、図8(B)に示す様に、ゲイト電極719、720を覆う様にして窒化珪素膜を300 nmの厚さに成膜し、エッチバック法を用いてゲイト電極719、720の側面のみにサイドウォール721、722を残存させる。この際、ソース/ドレイン領域のゲイト絶縁膜は同時に除去される。
【0114】
図9において、901はチャネル形成領域の一部を示している。チャネル幅はWである。ここで、チャネル幅Wの内、線状パターン902が占有している幅をWpiと定義する。Wpiの値としては例えば1 10 nmもあれば十分である。また、任意の線状パターン902の幅をWpi,1、Wpi,2、Wpi,3・・・Wpi,nとすると、Wpiは次式で表される。
【0117】
また、チャネル幅Wの内、ポテンシャルスリット領域(キャリアの移動するパス)903が占有している幅をWpaと定義する。Wpaの値としては量子効果の現れないレベル、即ち3 300 nm(好ましくは3 100 nm)とする。本発明ではWpaをチャネル長(0.01〜0.35μm)の1/3 〜1/1 程度とすることでVth,nおよびVth,pを 0〜±0.3 Vの範囲に調節することができる。また、任意のポテンシャルスリット領域903をWpa,1、Wpa,2、Wpa,3・・・Wpa,mとすると、Wpaは次式で表される。
【0176】
即ち、ピニング効果を高めるためには距離Lpaを短くし、移動度向上に重きを置くなら距離Lpaを長くすることが好ましい。本発明では距離Lpaを7 300 nm(好ましくは10 100 nm)の範囲で制御する。

Claims (28)

  1. 絶縁性基板または絶縁層上に形成された結晶半導体を利用して形成されたソース領域、ドレイン領域およびチャネル形成領域と、
    前記チャネル形成領域上にゲイト絶縁膜を介して形成されたゲイト電極と、
    を有する SOI 構造で構成される絶縁ゲイト型半導体装置であって、
    前記チャネル形成領域は、キャリアが移動する領域と、炭素、窒素、酸素から選ばれた一種または複数種類の元素を含む不純物領域とを有することを特徴とする絶縁ゲイト型半導体装置。
  2. 絶縁性基板または絶縁層上に形成された結晶半導体を利用して形成されたソース領域、ドレイン領域およびチャネル形成領域と、
    前記チャネル形成領域上にゲイト絶縁膜を介して形成されたゲイト電極と、
    を有するSOI構造で構成される絶縁ゲイト型半導体装置であって、
    前記チャネル形成領域はキャリアが移動する領域と、前記ドレイン領域より前記チャネル形成領域およびソース領域に向かって広がる空乏層をピニングするために形成された不純物領域とを有し、
    前記不純物領域は、前記チャネル形成領域のエネルギーバンド幅(Eg)を広げる炭素、窒素、酸素から選ばれた一種または複数種類の元素を含むことを特徴とする絶縁ゲイト型半導体装置。
  3. 絶縁性基板または絶縁層上に形成された結晶半導体を利用して形成されたソース領域、ドレイン領域およびチャネル形成領域と、
    前記チャネル形成領域上にゲイト絶縁膜を介して形成されたゲイト電極と、
    を有するSOI構造で構成される絶縁ゲイト型半導体装置であって、
    前記チャネル形成領域はキャリアが移動する領域と、しきい値電圧制御するために形成された不純物領域とを有し、
    前記不純物領域は、前記チャネル形成領域のエネルギーバンド幅(Eg)を広げる炭素、窒素、酸素から選ばれた一種または複数種類の元素を含むことを特徴とする絶縁ゲイト型半導体装置。
  4. 請求項1乃至請求項3 のいずれか一において、前記元素とは前記チャネル形成領域内において局部的にビルトイン電位差を形成するための元素であることを特徴とする絶縁ゲイト型半導体装置。
  5. 請求項1乃至請求項4 のいずれか一において、前記キャリアが移動する領域は真性または実質的に真性な領域であることを特徴とする半導体装置。
  6. 請求項5において、実質的に真性な領域であるとは前記結晶半導体表面近傍における一導電性を付与する不純物元素の濃度が 5×1015atoms/cm3 以下であり、酸素濃度が 2×1018atoms/cm3 以下であることを特徴とする半導体装置。
  7. 請求項5において、実質的に真性な領域であるとは前記結晶半導体表面近傍における一導電性を付与する不純物元素の濃度が5×1015atoms/cm3以下であり、酸素濃度が 1×1017atoms/cm3以下であることを特徴とする半導体装置。
  8. 請求項1乃至請求項7 のいずれか一において、前記チャネル形成領域の幅Wに対して前記不純物領域および前記不純物領域間の幅が占有する割合をそれぞれWpi、Wpaとする時、前記W、WpiおよびWpaとの間には、Wpi/W=0.1 〜0.9、Wpa/W=0.1 〜0.9、Wpi/Wpa=1/9〜9の関係式が成り立つことを特徴とする絶縁ゲイト型半導体装置。
  9. 請求項1乃至請求項8 のいずれか一において、前記チャネル形成領域のチャネル方向に垂直な少なくとも一断面は、実質的に前記不純物領域により区切られた複数のチャネル形成領域の集合体と見なせることを特徴とする絶縁ゲイト型半導体装置。
  10. 請求項1乃至請求項9 のいずれか一において、前記チャネル形成領域において駆動時に生じる短チャネル効果に伴うしきい値電圧の低下は、前記不純物領域を利用することで得られる狭チャネル効果に伴うしきい値電圧の増加により緩和されることを特徴とする絶縁ゲイト型半導体装置。
  11. 請求項1乃至請求項10 のいずれか一において、前記不純物領域は前記結晶半導体に発生する応力を緩和する緩衝領域としての機能を有することを特徴とする絶縁ゲイト型半導体装置。
  12. 請求項1乃至請求項11 のいずれか一において、前記キャリアが移動する領域の幅は3 300 nmの範囲で制御されることを特徴とする絶縁ゲイト型半導体装置。
  13. 請求項1乃至請求項12 のいずれか一において、前記不純物領域はドットパターン形状を有ることを特徴とする絶縁ゲイト型半導体装置。
  14. 請求項1乃至請求項12 のいずれか一において、前記不純物領域はチャネル方向と概略平行に形成された線状パターンを有することを特徴とする絶縁ゲイト型半導体装置。
  15. 請求項 1 乃至請求項 12 のいずれか一において、前記不純物領域は前記ドレイン領域から前記ソース領域に延びるパターンを有することを特徴とする絶縁ゲイト型半導体装置。
  16. 請求項3において、しきい値電圧の制御は前記キャリアが移動する領域の幅を制御することで行われることを特徴とする絶縁ゲイト型半導体装置。
  17. 絶縁性基板または絶縁層上に結晶半導体を形成する工程と、
    前記結晶半導体を利用してソース領域、ドレイン領域およびチャネル形成領域とを形成する工程と、
    前記チャネル形成領域にエネルギーバンド幅( Eg )を広げる炭素、窒素、酸素から選ばれた一種または複数種類の元素を局部的に添加して不純物領域を形成する工程と、
    前記チャネル形成領域上にゲイト絶縁膜を介してゲイト電極を形成する工程と、
    を有するSOI構造で構成される絶縁ゲイト型半導体装置の作製方法において、
    前記チャネル形成領域はキャリアが移動する領域と前記不純物領域とで構成されことを特徴とする絶縁ゲイト型半導体装置の作製方法。
  18. 請求項16において、前記元素とは前記チャネル形成領域内において局部的にビルトイン電位差を形成するための元素であることを特徴とする絶縁ゲイト型半導体装置の作製方法。
  19. 請求項17 または請求項 18において、前記キャリアが移動する領域は真性または実質的に真性な領域であることを特徴とする半導体装置の作製方法。
  20. 請求項19において、実質的に真性な領域であるとは前記結晶半導体表面近傍における一導電性を付与する不純物元素の濃度が 5×1015atoms/cm3以下であり、酸素濃度が2×1018atoms/cm3 以下であることを特徴とする半導体装置の作製方法。
  21. 請求項19において、実質的に真性な領域であるとは前記結晶半導体表面近傍における一導電性を付与する不純物元素の濃度が5×1015atoms/cm3以下であり、酸素濃度が 1×1017atoms/cm3以下であることを特徴とする半導体装置の作製方法。
  22. 請求項17 乃至請求項 21 のいずれか一において、前記チャネル形成領域の幅Wに対して前記不純物領域および前記不純物領域間の幅が占有する割合をそれぞれWpi、Wpaとする時、前記W、WpiおよびWpaとの間には、Wpi/W=0.1 〜0.9、Wpa/W=0.1〜0.9、Wpi/Wpa=1/9〜9の関係式が成り立つことを特徴とする絶縁ゲイト型半導体装置の作製方法。
  23. 請求項17 乃至請求項 22 のいずれか一において、前記チャネル形成領域のチャネル方向に垂直な少なくとも一断面は、実質的に前記不純物領域により区切られた複数のチャネル形成領域の集合体と見なせることを特徴とする絶縁ゲイト型半導体装置の作製方法。
  24. 請求項17 乃至請求項 23 のいずれか一において、前記不純物領域は前記結晶半導体に発生する応力を緩和する緩衝領域としての機能を有することを特徴とする絶縁ゲイト型半導体装置の作製方法。
  25. 請求項17 乃至請求項 24 のいずれか一において、前記キャリアが移動する領域の幅は3 300 nmの範囲で制御されることを特徴とする絶縁ゲイト型半導体装置の作製方法。
  26. 請求項17 乃至請求項 25 のいずれか一において、前記不純物領域はドットパターン形状を有していることを特徴とする絶縁ゲイト型半導体装置の作製方法。
  27. 請求項17 乃至請求項 25 のいずれか一において、前記不純物領域はチャネル方向と概略平行に形成された線状パターンを有することを特徴とする絶縁ゲイト型半導体装置の作製方法。
  28. 請求項 17 乃至請求項 25 のいずれか一において、前記不純物領域は前記ドレイン領域から前記ソース領域に延びるパターンを有することを特徴とする絶縁ゲイト型半導体装置の作製方法。
JP26921496A 1996-09-18 1996-09-18 半導体装置およびその作製方法 Expired - Fee Related JP4053102B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26921496A JP4053102B2 (ja) 1996-09-18 1996-09-18 半導体装置およびその作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26921496A JP4053102B2 (ja) 1996-09-18 1996-09-18 半導体装置およびその作製方法

Publications (3)

Publication Number Publication Date
JPH1093099A JPH1093099A (ja) 1998-04-10
JPH1093099A5 true JPH1093099A5 (ja) 2004-09-30
JP4053102B2 JP4053102B2 (ja) 2008-02-27

Family

ID=17469267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26921496A Expired - Fee Related JP4053102B2 (ja) 1996-09-18 1996-09-18 半導体装置およびその作製方法

Country Status (1)

Country Link
JP (1) JP4053102B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4275336B2 (ja) 2001-11-16 2009-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5439793B2 (ja) * 2008-11-06 2014-03-12 富士通株式会社 二次イオン質量分析法の深さ校正用試料、その製造方法及び二次イオン質量分析方法
WO2011043203A1 (en) * 2009-10-08 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic appliance
WO2012157472A1 (en) * 2011-05-13 2012-11-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Similar Documents

Publication Publication Date Title
JP2929291B2 (ja) 絶縁ゲート電界効果トランジスタの製造方法
CA1063731A (en) Method for making transistor structures having impurity regions separated by a short lateral distance
JPH1093100A5 (ja)
JPH1065147A5 (ja)
KR950002274B1 (ko) 샐로우 접합을 갖는 mos vlsi장치 및 그 제조방법
JPH1065163A5 (ja)
JPS59111358A (ja) Cmos構造体の製造方法
JPH1065165A5 (ja)
KR0163875B1 (ko) 반도체장치 및 그 제조방법
JP3975844B2 (ja) Igbtとその製造方法
JPH03501670A (ja) 炭化珪素製mosfet
JP2543416B2 (ja) 半導体装置
JPH1093099A5 (ja)
JP3790238B2 (ja) 半導体装置
JPH04245480A (ja) Mos型半導体装置およびその製造方法
JPH02159070A (ja) 半導体装置とその製造方法
JPS62104172A (ja) 半導体装置の製造方法
JPH0671077B2 (ja) 改良したエミッタ領域を具備しタ−ンオフ能力を持ったサイリスタ及びその製造方法
JPH0350771A (ja) 半導体装置
EP0892440A1 (en) Controllable conduction device
JPS6112390B2 (ja)
JP3274254B2 (ja) 半導体装置及びその製造方法
JPH04294585A (ja) 縦型mos半導体装置の製造方法
KR0135051B1 (ko) 이종접합 측면 쌍극자 트랜지스터 장치의 제조방법
JPH02205033A (ja) バイポーラトランジスタおよびその製造方法