JPH0315763B2 - - Google Patents
Info
- Publication number
- JPH0315763B2 JPH0315763B2 JP58025315A JP2531583A JPH0315763B2 JP H0315763 B2 JPH0315763 B2 JP H0315763B2 JP 58025315 A JP58025315 A JP 58025315A JP 2531583 A JP2531583 A JP 2531583A JP H0315763 B2 JPH0315763 B2 JP H0315763B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- control signal
- control
- stop signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明はクロツクストツプ信号の制御対象外の
回路部分に対して、外部よりのテストモードによ
り該回路部分が処理実行の為の制御信号を受けと
つた時点で該回路部分のクロツク入力を禁止させ
た後、外部より制御信号を受けるたびに該回路部
分に１発づつクロツクを供給させ処理の実行過程
を追跡する方式に関する。
回路部分に対して、外部よりのテストモードによ
り該回路部分が処理実行の為の制御信号を受けと
つた時点で該回路部分のクロツク入力を禁止させ
た後、外部より制御信号を受けるたびに該回路部
分に１発づつクロツクを供給させ処理の実行過程
を追跡する方式に関する。
(2) 従来技術と問題点
情報処理システムにおいて、デバツグを実行す
る場合や、障害が発生したときの障害調査を行う
場合等のように、クロツクを一発づつ供給する
等、任意にクロツク供給を制御する必要がある場
合がある。
る場合や、障害が発生したときの障害調査を行う
場合等のように、クロツクを一発づつ供給する
等、任意にクロツク供給を制御する必要がある場
合がある。
これを実現するために、通常はサービスプロセ
ツサ等を用いて外部から供給されるクロツクスト
ツプ信号によりシステムクロツクを制御するよう
に構成する。
ツサ等を用いて外部から供給されるクロツクスト
ツプ信号によりシステムクロツクを制御するよう
に構成する。
しかし情報処理システムにおいて、上記のクロ
ツクストツプ信号の制御によつてデバツグの実行
等を行つている場合でも、このデバツグすべき回
路とは別に、通常のシステムクロツクを供給すべ
き回路を有するものがある。
ツクストツプ信号の制御によつてデバツグの実行
等を行つている場合でも、このデバツグすべき回
路とは別に、通常のシステムクロツクを供給すべ
き回路を有するものがある。
このようにシステムの他の部分がクロツクスト
ツプしている状態で動作する必要がある回路は、
例えばシステムのリセツトの制御回路やフリツプ
フロツプのスキヤンアウトの制御回路、SVPコ
マンドの実行制御回路などが相当する。
ツプしている状態で動作する必要がある回路は、
例えばシステムのリセツトの制御回路やフリツプ
フロツプのスキヤンアウトの制御回路、SVPコ
マンドの実行制御回路などが相当する。
これらの回路は、外部からのクロツクストツプ
制御信号が入力されてもクロツクは停止しない。
制御信号が入力されてもクロツクは停止しない。
ところでこのようなクロツクストツプ信号によ
りシステムクロツクの供給が制御されない回路に
おいても、デバツグを行つたり、障害が発生して
障害調査を行う場合がある。
りシステムクロツクの供給が制御されない回路に
おいても、デバツグを行つたり、障害が発生して
障害調査を行う場合がある。
しかし従来のシステムにおいては、デバツグ等
を行うべき処理について制御信号を発行してもそ
の処理の終了でしか判定ができず、処理途中の回
路に障害等がある場合には発見が難しいという欠
点があつた。
を行うべき処理について制御信号を発行してもそ
の処理の終了でしか判定ができず、処理途中の回
路に障害等がある場合には発見が難しいという欠
点があつた。
(3) 発明の目的
本発明は上記の欠点を解決して、クロツクスト
ツプ信号によりシステムクロツクの供給が制御さ
れない回路においても回路自身のクロツクを抑止
して、必要な時に一発づつ供給する等の制御がで
きるクロツク制御方式の提供を目的とする。
ツプ信号によりシステムクロツクの供給が制御さ
れない回路においても回路自身のクロツクを抑止
して、必要な時に一発づつ供給する等の制御がで
きるクロツク制御方式の提供を目的とする。
(4) 発明の構成
該目的は、クロツクストツプ信号によりシステ
ムクロツクの供給が制御される第１の部分と、該
クロツクストツプ信号によるシステムクロツクの
供給の制御の対象とならない第２の部分とを備え
たクロツク同期式情報処理システムにおいて、 該第２の部分の回路には、外部より設定される
モードの入力手段と、該第２の部分の回路が実行
過程の追跡対象の処理を開始する為の第１の制御
信号を保持する手段と、外部から供給される第２
の制御信号の入力手段とを設けると共に、 外部からモードが設定された場合には、第１の
制御信号を受け取つて保持手段がセツトされた時
点で該第２の部分の回路へのシステムクロツクの
入力を禁止し、前記実行過程の追跡対象の処理が
終了するまで、第２の制御信号の制御に基づいて
該第２の部分の回路に任意のクロツク入力を行う
手段を設けたことを特徴とするクロツク制御方式
により達成される。
ムクロツクの供給が制御される第１の部分と、該
クロツクストツプ信号によるシステムクロツクの
供給の制御の対象とならない第２の部分とを備え
たクロツク同期式情報処理システムにおいて、 該第２の部分の回路には、外部より設定される
モードの入力手段と、該第２の部分の回路が実行
過程の追跡対象の処理を開始する為の第１の制御
信号を保持する手段と、外部から供給される第２
の制御信号の入力手段とを設けると共に、 外部からモードが設定された場合には、第１の
制御信号を受け取つて保持手段がセツトされた時
点で該第２の部分の回路へのシステムクロツクの
入力を禁止し、前記実行過程の追跡対象の処理が
終了するまで、第２の制御信号の制御に基づいて
該第２の部分の回路に任意のクロツク入力を行う
手段を設けたことを特徴とするクロツク制御方式
により達成される。
(5) 発明の実施例
以下図面を参照しつつ本発明を詳細に説明す
る。
る。
第１図は本発明の一実施例を示す全体構成図で
ある。
ある。
図において、１１はクロツクストツプ信号、１
２はフリーランクロツク（FREE RUN
CLOCK）、１３は装置全体、１４はクロツクス
トツプ信号によりクロツクの供給が停止する第１
の部分、１５はクロツクストツプによらずに動作
する第２の部分である。
２はフリーランクロツク（FREE RUN
CLOCK）、１３は装置全体、１４はクロツクス
トツプ信号によりクロツクの供給が停止する第１
の部分、１５はクロツクストツプによらずに動作
する第２の部分である。
第２の部分１５は、上記のように、システムの
リセツトの制御回路やフリツプフロツプのスキヤ
ンアウトの制御回路、サービスプロセツサコマン
ドの実行制御回路、等が設けられている。
リセツトの制御回路やフリツプフロツプのスキヤ
ンアウトの制御回路、サービスプロセツサコマン
ドの実行制御回路、等が設けられている。
第２図は本発明の一実施例を示し、第２の部分
の回路に対してクロツクの供給の制御を実行する
部分の説明図である。
の回路に対してクロツクの供給の制御を実行する
部分の説明図である。
図において、２１はテストモード、２２は
NANDゲート、２３はORゲート、２４はAND
ゲート、２５は各FF（フリツプフロツプ）へのク
ロツク、２６はＭクロツクコマンド、２７はフリ
ーランクロツク、２８はフリツプフロツプであ
る。
NANDゲート、２３はORゲート、２４はAND
ゲート、２５は各FF（フリツプフロツプ）へのク
ロツク、２６はＭクロツクコマンド、２７はフリ
ーランクロツク、２８はフリツプフロツプであ
る。
クロツクストツプ信号１１によりクロツク供給
が制御される第１の部分１４について、回路の動
作を確認する場合は、クロツクストツプ信号１１
を制御することにより、該部分の回路内に一発づ
つクロツクを供給して実行することが可能であ
る。
が制御される第１の部分１４について、回路の動
作を確認する場合は、クロツクストツプ信号１１
を制御することにより、該部分の回路内に一発づ
つクロツクを供給して実行することが可能であ
る。
しかし該クロツクストツプ信号１１によらずに
動作する第２の部分１５については、クロツクス
トツプ信号１１を制御しても、上記のような方式
では動作確認ができない。これは前述したように
第１の部分１４がクロツクストツプ状態にあつて
デバツグ等を行う場合も第２の部分１５の回路に
は通常の動作を実行する必要があるためである。
動作する第２の部分１５については、クロツクス
トツプ信号１１を制御しても、上記のような方式
では動作確認ができない。これは前述したように
第１の部分１４がクロツクストツプ状態にあつて
デバツグ等を行う場合も第２の部分１５の回路に
は通常の動作を実行する必要があるためである。
このため該クロツクストツプ信号の制御対象外
の部分の第２の部分１５に対しては、外部より設
定可能なモード（以下テストモード２１）を設け
て、更に第２の部分１５において実行過程を追跡
すべき処理実行のための制御信号を受け取つた時
点でフリツプフロツプ２８がセツトされると、該
部分のクロツク入力が禁止される。なお、このフ
リツプフロツプ２８をセツトする制御信号は、例
えば実行過程を追跡すべき処理動作を実行させる
コマンドが第２の部分１５に対して発行されたと
きに、該コマンドをデコードしてそれにより供給
されるものである。
の部分の第２の部分１５に対しては、外部より設
定可能なモード（以下テストモード２１）を設け
て、更に第２の部分１５において実行過程を追跡
すべき処理実行のための制御信号を受け取つた時
点でフリツプフロツプ２８がセツトされると、該
部分のクロツク入力が禁止される。なお、このフ
リツプフロツプ２８をセツトする制御信号は、例
えば実行過程を追跡すべき処理動作を実行させる
コマンドが第２の部分１５に対して発行されたと
きに、該コマンドをデコードしてそれにより供給
されるものである。
即ちテストモード２１が設定されても、第２の
部分１５の回路が追跡すべき処理動作にならなけ
れば、クロツクは通常どうりに供給されるように
なつている。
部分１５の回路が追跡すべき処理動作にならなけ
れば、クロツクは通常どうりに供給されるように
なつている。
テストモード２１が設定されてかつフリツプフ
ロツプ２８がセツトされた状態となると、第２の
部分１５へのクロツク入力が禁止される。そして
その後は外部からＭクロツクコマンド２６が発行
されるのに対応して第２の部分１５にクロツクが
供給される。
ロツプ２８がセツトされた状態となると、第２の
部分１５へのクロツク入力が禁止される。そして
その後は外部からＭクロツクコマンド２６が発行
されるのに対応して第２の部分１５にクロツクが
供給される。
(6) 発明の効果
以上説明したように、本発明によれば通常はク
ロツクストツプ信号の制御対象にならない部分、
即ちシステムリセツトの制御回路やフリツプフロ
ツプのスキヤンアウトの制御回路、サービスプロ
セツサコマンドの実行制御回路等が存在する部分
においても、該回路の動作処理時においてデバツ
グ等を随時速やかにかつ正確に行えるという効果
がある。
ロツクストツプ信号の制御対象にならない部分、
即ちシステムリセツトの制御回路やフリツプフロ
ツプのスキヤンアウトの制御回路、サービスプロ
セツサコマンドの実行制御回路等が存在する部分
においても、該回路の動作処理時においてデバツ
グ等を随時速やかにかつ正確に行えるという効果
がある。
第１図は本発明の一実施例を示す全体概念図で
ある。第２図は本発明の一実施例を示す、第２の
部分に対してクロツクの供給の制御を実行する部
分の説明図である。 記号の説明、２１はテストモード、２２は
NANDゲート、２３はORゲート、２４はAND
ゲート、２５は各FF（フリツプフロツプ）へのク
ロツク、２６はＭクロツクコマンド、２７はフリ
ーランクロツク、２８はフリツプフロツプであ
る。
ある。第２図は本発明の一実施例を示す、第２の
部分に対してクロツクの供給の制御を実行する部
分の説明図である。 記号の説明、２１はテストモード、２２は
NANDゲート、２３はORゲート、２４はAND
ゲート、２５は各FF（フリツプフロツプ）へのク
ロツク、２６はＭクロツクコマンド、２７はフリ
ーランクロツク、２８はフリツプフロツプであ
る。
Claims (1)
- 【特許請求の範囲】 １ クロツクストツプ信号によりシステムクロツ
クの供給が制御される第１の部分と、該クロツク
ストツプ信号によるシステムクロツクの供給の制
御の対象とならない第２の部分とを備えたクロツ
ク同期式情報処理システムにおいて、 該第２の部分の回路には、外部より設定される
モードの入力手段と、該第２の部分の回路が実行
過程の追跡対象の処理を開始する為の第１の制御
信号を保持する手段と、外部から供給される第２
の制御信号の入力手段とを設けると共に、 外部からモードが設定された場合には、第１の
制御信号を受け取つて保持手段がセツトされた時
点で該第２の部分の回路へのシステムクロツクの
入力を禁止し、前記実行過程の追跡対象の処理が
終了するまで、第２の制御信号の制御に基づいて
該第２の部分の回路に任意のクロツク入力を行う
手段を設けたことを特徴とするクロツク制御方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58025315A JPS59151218A (ja) | 1983-02-17 | 1983-02-17 | クロツク制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58025315A JPS59151218A (ja) | 1983-02-17 | 1983-02-17 | クロツク制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59151218A JPS59151218A (ja) | 1984-08-29 |
| JPH0315763B2 true JPH0315763B2 (ja) | 1991-03-01 |
Family
ID=12162559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58025315A Granted JPS59151218A (ja) | 1983-02-17 | 1983-02-17 | クロツク制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59151218A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03105634A (ja) * | 1989-09-20 | 1991-05-02 | Fujitsu Ltd | 回路デバッグ方式 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5622613U (ja) * | 1979-07-30 | 1981-02-28 |
-
1983
- 1983-02-17 JP JP58025315A patent/JPS59151218A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59151218A (ja) | 1984-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3916177A (en) | Remote entry diagnostic and verification procedure apparatus for a data processing unit | |
| US3916178A (en) | Apparatus and method for two controller diagnostic and verification procedures in a data processing unit | |
| JPH0157824B2 (ja) | ||
| US5293572A (en) | Testing system of computer by generation of an asynchronous pseudo-fault | |
| JPH03233642A (ja) | スキャン動作実行方式 | |
| JPS59151218A (ja) | クロツク制御方式 | |
| JPS62262165A (ja) | 情報処理装置 | |
| JPS58181160A (ja) | 緊急動作制御方式 | |
| JPS6041774B2 (ja) | 論理回路パツケージ | |
| JPH0320710B2 (ja) | ||
| JPS6272038A (ja) | プログラム暴走検出装置の試験方法 | |
| JPH01223521A (ja) | 大規模集積回路 | |
| US4488221A (en) | Data processing system | |
| JPH01276245A (ja) | 診断方式 | |
| JPS58195974A (ja) | デ−タ処理装置 | |
| JPS60254333A (ja) | デ−タ処理装置 | |
| JPS6148044A (ja) | 処理装置の診断方式 | |
| JPS62233773A (ja) | 自動動作確認試験装置 | |
| JPS62175837A (ja) | シフトイン・デ−タのセツト方式 | |
| JPS58223851A (ja) | デ−タ処理装置 | |
| JPS6318203B2 (ja) | ||
| JPS6148247A (ja) | デ−タ転送方式の異常検出方式 | |
| JPS63259875A (ja) | 磁気デイスク書き込みにおける障害検出装置 | |
| JPS59744A (ja) | デ−タ処理装置 | |
| JPS60107146A (ja) | Ｌｓｉのデバッグシステム |