JPH0315773B2 - - Google Patents
Info
- Publication number
- JPH0315773B2 JPH0315773B2 JP58166015A JP16601583A JPH0315773B2 JP H0315773 B2 JPH0315773 B2 JP H0315773B2 JP 58166015 A JP58166015 A JP 58166015A JP 16601583 A JP16601583 A JP 16601583A JP H0315773 B2 JPH0315773 B2 JP H0315773B2
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- interval
- interval timer
- timers
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Microcomputers (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、マイクロコンピユータにソフトウエ
アの動作開始のためのタイミングを与えるインタ
ーバルタイマの故障検出機能を有するマイクロコ
ンピユータシステムに関する。
アの動作開始のためのタイミングを与えるインタ
ーバルタイマの故障検出機能を有するマイクロコ
ンピユータシステムに関する。
従来技術とその問題点
マイクロコンピユータシステムにおいては、ソ
フトウエア動作開始のタイミングを与えるため
に、インターバルタイマが使用される。ところが
従来のマイクロコンピユータシステムにおいて
は、一個のインターバルタイマを備えただけであ
つたため、インターバルタイマに障害を生じた場
合、それをバツクアツプすることができず、マイ
クロコンピユータシステムに大きな損害を与えて
しまうという問題があつた。
フトウエア動作開始のタイミングを与えるため
に、インターバルタイマが使用される。ところが
従来のマイクロコンピユータシステムにおいて
は、一個のインターバルタイマを備えただけであ
つたため、インターバルタイマに障害を生じた場
合、それをバツクアツプすることができず、マイ
クロコンピユータシステムに大きな損害を与えて
しまうという問題があつた。
本発明の目的
本発明は上述する問題点を解決し、インターバ
ルタイマの異常を検出して、システムの異常動作
及び損害等を防止できるようにしたマイクロコン
ピユータシステムを提供することを目的とする。
ルタイマの異常を検出して、システムの異常動作
及び損害等を防止できるようにしたマイクロコン
ピユータシステムを提供することを目的とする。
本発明の構成
上記目的を達成するため、本発明は、マイクロ
コンピユータと、該マイクロコンピユータにソフ
トウエアの動作開始のためのタイミングを与える
インターバルタイマとを備えるマイクロコンピユ
ータシステムにおいて、前記インターバルタイマ
は複数個備えられ、これらの複数個のインターバ
ルタイマに対して異なる値の設定値を交互に切変
えて設定し、それに対応するタイムアツプ完了信
号を監視して当該インターバルタイマの故障を検
出することを特徴とする。
コンピユータと、該マイクロコンピユータにソフ
トウエアの動作開始のためのタイミングを与える
インターバルタイマとを備えるマイクロコンピユ
ータシステムにおいて、前記インターバルタイマ
は複数個備えられ、これらの複数個のインターバ
ルタイマに対して異なる値の設定値を交互に切変
えて設定し、それに対応するタイムアツプ完了信
号を監視して当該インターバルタイマの故障を検
出することを特徴とする。
実施例
第１図は本発明に係るマイクロコンピユータシ
ステムのブロツク図である。図において、１はマ
イクロコンピユータ、２及び３はマイクロコンピ
ユータ１に対してソフトウエアの動作開始のため
のタイミングを与えるインターバルタイマ、４及
び５はインターバルタイマ２及び３のそれぞれに
設けられた水晶振動子である。
ステムのブロツク図である。図において、１はマ
イクロコンピユータ、２及び３はマイクロコンピ
ユータ１に対してソフトウエアの動作開始のため
のタイミングを与えるインターバルタイマ、４及
び５はインターバルタイマ２及び３のそれぞれに
設けられた水晶振動子である。
マイクロコンピユータ１では、データバス６を
通してインターバルタイマ２及び３のそれぞれに
設定値を書込み、或いはインターバルタイマ２及
び３の計時値を読取る。インターバルタイマ２及
び３への設定値の書込み及び計時値の読込み動作
は、マイクロコンピユータ１から信号線７及び８
を通してインターバルタイマ２及び３に与えられ
るコントロール信号によつて行なわれる。また、
インターバルタイマ２及び３は水晶振動子４及び
５等より与えられるクロツクパルスに基づき、マ
イクロコンピユータ１によつて指示された設定値
まで一定の時間を計時し、その計時が設定値以上
の時間になると、信号線９，１０を通して一定時
間幅のパルスのタイムアツプ完了信号が出力され
る。これらのインターバルタイマ２及び３は最近
ではLSIで構成され、容易に入手できる。
通してインターバルタイマ２及び３のそれぞれに
設定値を書込み、或いはインターバルタイマ２及
び３の計時値を読取る。インターバルタイマ２及
び３への設定値の書込み及び計時値の読込み動作
は、マイクロコンピユータ１から信号線７及び８
を通してインターバルタイマ２及び３に与えられ
るコントロール信号によつて行なわれる。また、
インターバルタイマ２及び３は水晶振動子４及び
５等より与えられるクロツクパルスに基づき、マ
イクロコンピユータ１によつて指示された設定値
まで一定の時間を計時し、その計時が設定値以上
の時間になると、信号線９，１０を通して一定時
間幅のパルスのタイムアツプ完了信号が出力され
る。これらのインターバルタイマ２及び３は最近
ではLSIで構成され、容易に入手できる。
１１はＤ型のフリツプフロツプ、１２はバンド
パスフイルタ、１３はトランス結合型の増幅回
路、１４は整流回路、１５は継電器であり、これ
らは故障検出回路を構成する。１５１は継電器１
５の接点、１６は電源である。
パスフイルタ、１３はトランス結合型の増幅回
路、１４は整流回路、１５は継電器であり、これ
らは故障検出回路を構成する。１５１は継電器１
５の接点、１６は電源である。
次に第２図及び第３図のフローチヤートを参照
して本発明に係るマイクロコンピユータシステム
の動作を説明する。
して本発明に係るマイクロコンピユータシステム
の動作を説明する。
まず、マイクロコンピユータ１からコントロー
ル信号線７及び８を通してインターバルタイマ２
及び３のそれぞれに対してコントロール信号を与
え、データバス６を経由してインターバルタイマ
２に設定値Ａを、またインターバルタイマ３に設
定値Ｂをそれぞれ設定する（第２図）。なお、こ
こでは、設定値Ａ＜設定値Ｂの関係があるものと
して説明するが、この逆、即ち設定値Ａ＞設定値
Ｂとしてもよい。この結果、時間Ａを経過する
と、インターバルタイマ２は計時を完了して信号
線９にタイムアツプ完了信号たるパルスが出力さ
れる。このタイムアツプ完了信号は信号線９を通
してマイクロコンピユータ１に入力され、割込み
信号として利用される。この割込み信号により、
マイクロコンピユータ１では通常の処理プロセス
を中断し、第３図のフローチヤートに従つた割込
み処理を行なう。即ち、割込み信号が入力された
場合、まず、前回にインターバルタイマ３からの
割込みがあつたかどうかを判定する。その結果が
「YES」の場合は割込み処理中であることを意味
し、システムが正常に動作していることであるか
ら、次のステツプに移行するが、「NO」である
ときは、割込み処理中でないにも拘わらず割込み
がかかつたことを意味し、インターバルタイマ
２，３またはシステムに異常が生じたのであるか
ら、停止命令を実行する。
ル信号線７及び８を通してインターバルタイマ２
及び３のそれぞれに対してコントロール信号を与
え、データバス６を経由してインターバルタイマ
２に設定値Ａを、またインターバルタイマ３に設
定値Ｂをそれぞれ設定する（第２図）。なお、こ
こでは、設定値Ａ＜設定値Ｂの関係があるものと
して説明するが、この逆、即ち設定値Ａ＞設定値
Ｂとしてもよい。この結果、時間Ａを経過する
と、インターバルタイマ２は計時を完了して信号
線９にタイムアツプ完了信号たるパルスが出力さ
れる。このタイムアツプ完了信号は信号線９を通
してマイクロコンピユータ１に入力され、割込み
信号として利用される。この割込み信号により、
マイクロコンピユータ１では通常の処理プロセス
を中断し、第３図のフローチヤートに従つた割込
み処理を行なう。即ち、割込み信号が入力された
場合、まず、前回にインターバルタイマ３からの
割込みがあつたかどうかを判定する。その結果が
「YES」の場合は割込み処理中であることを意味
し、システムが正常に動作していることであるか
ら、次のステツプに移行するが、「NO」である
ときは、割込み処理中でないにも拘わらず割込み
がかかつたことを意味し、インターバルタイマ
２，３またはシステムに異常が生じたのであるか
ら、停止命令を実行する。
次に、上記ステツプで判定結果が「YES」で
あるときは、その時点でのインターバルタイマ３
の計時値A′をマイクロコンピユータ１に入力し、
計時値A′が設定値Ａより大きいか否か、即ち
A′＞Ａであるか否かを判定する。その判定結果
が「NO」、即ちA′≦Ａであるときは、インター
バルタイマ２または３の何れかに障害を生じてい
ることであるから、停止命令を実行する。一方、
判定結果が「YES」、つまりA′＞Ａであるとき
は、インターバルタイマ２及び３が正常に動作し
ていることを意味するから、次の処理ステツプに
移行し、インターバルタイマ２に設定値Ｂを、ま
たインターバルタイマ３に設定値Ａをセツトし、
次のプロセス処理に移行する。この結果、今度は
インターバルタイマ３の信号線１０にタイムアツ
プ完了信号が発生し、上記と同様の割込み処理が
行なわれる。
あるときは、その時点でのインターバルタイマ３
の計時値A′をマイクロコンピユータ１に入力し、
計時値A′が設定値Ａより大きいか否か、即ち
A′＞Ａであるか否かを判定する。その判定結果
が「NO」、即ちA′≦Ａであるときは、インター
バルタイマ２または３の何れかに障害を生じてい
ることであるから、停止命令を実行する。一方、
判定結果が「YES」、つまりA′＞Ａであるとき
は、インターバルタイマ２及び３が正常に動作し
ていることを意味するから、次の処理ステツプに
移行し、インターバルタイマ２に設定値Ｂを、ま
たインターバルタイマ３に設定値Ａをセツトし、
次のプロセス処理に移行する。この結果、今度は
インターバルタイマ３の信号線１０にタイムアツ
プ完了信号が発生し、上記と同様の割込み処理が
行なわれる。
上述のように、インターバルタイマ２及び３の
動作が正常であるときは、これらのインターバル
タイマ２及び３に設定値Ａ，Ｂが交互に設定さ
れ、信号線９及び１０に交互にタイムアツプ完了
信号が出力される。これらのタイムアツプ完了信
号はフリツプフロツプ１１のセツト、リセツト信
号として利用され、フリツプフロツプ１１から設
定値Ａの時間Ta毎の繰返し周波数のパルス信号
が得られる。このパルス信号はバンドパスフイル
タ１２を通過して増幅回路１３で増幅され、更に
整流回路１４で整流され、継電器１５を扛上させ
る。継電器１５が扛上した状態では、電源１６に
直列に挿入した接点１５１が閉じているので、マ
イクロコンピユータ１には継続して電力が供給さ
れる。
動作が正常であるときは、これらのインターバル
タイマ２及び３に設定値Ａ，Ｂが交互に設定さ
れ、信号線９及び１０に交互にタイムアツプ完了
信号が出力される。これらのタイムアツプ完了信
号はフリツプフロツプ１１のセツト、リセツト信
号として利用され、フリツプフロツプ１１から設
定値Ａの時間Ta毎の繰返し周波数のパルス信号
が得られる。このパルス信号はバンドパスフイル
タ１２を通過して増幅回路１３で増幅され、更に
整流回路１４で整流され、継電器１５を扛上させ
る。継電器１５が扛上した状態では、電源１６に
直列に挿入した接点１５１が閉じているので、マ
イクロコンピユータ１には継続して電力が供給さ
れる。
次にインターバルタイマ２または３に故障を生
じた場合の故障検出動作について説明する。イン
ターバルタイマ２または３の何れかが故障により
動作を停止すると、インターバルタイマ２及び３
の内、故障した方からはタイムアツプ完了信号が
得られない。このため、フリツプフロツプ１１の
出力が、セツトまたはリセツトの何れか一方の出
力状態に固定され、直流となる。従つて、トラン
ス結合された増幅回路１３の出力側に出力が得ら
れず、継電器１５に対するパワーの供給が断たれ
て落下する。その結果、継電器１５の接点１５１
が開き、マイクロコンピユータ１に対する電源供
給が遮断され、インターバルタイマ２または３の
故障によるシステムの異常動作が防止される。
じた場合の故障検出動作について説明する。イン
ターバルタイマ２または３の何れかが故障により
動作を停止すると、インターバルタイマ２及び３
の内、故障した方からはタイムアツプ完了信号が
得られない。このため、フリツプフロツプ１１の
出力が、セツトまたはリセツトの何れか一方の出
力状態に固定され、直流となる。従つて、トラン
ス結合された増幅回路１３の出力側に出力が得ら
れず、継電器１５に対するパワーの供給が断たれ
て落下する。その結果、継電器１５の接点１５１
が開き、マイクロコンピユータ１に対する電源供
給が遮断され、インターバルタイマ２または３の
故障によるシステムの異常動作が防止される。
また、割込み処理のソフトウエアで既に説明し
たように、 (イ) 割込み信号が入力された場合において、前回
にインターバルタイマからの割込みがあつたか
どうかの判定が「NO」であるとき、 (ロ) インターバルタイマ２または３の計時値
A′を設定値Ａと比較して、A′＞Ａであるか否
かの判定結果が「NO」であるとき、 の各々の場合、ソフトウエアに従つて停止命令を
実行し、マイクロコンピユータ１を停止させるた
め、これらの場合にも、インターバルタイマ２ま
たは３への設定値の設定が行なわれない。従つ
て、これらの場合にも、先に述べた回路作用によ
り、継電器１５が落下し、マイクロコンピユータ
１への電源供給が遮断され、インターバルタイマ
２及び３の故障に伴うシステムの異常動作が防止
される。
たように、 (イ) 割込み信号が入力された場合において、前回
にインターバルタイマからの割込みがあつたか
どうかの判定が「NO」であるとき、 (ロ) インターバルタイマ２または３の計時値
A′を設定値Ａと比較して、A′＞Ａであるか否
かの判定結果が「NO」であるとき、 の各々の場合、ソフトウエアに従つて停止命令を
実行し、マイクロコンピユータ１を停止させるた
め、これらの場合にも、インターバルタイマ２ま
たは３への設定値の設定が行なわれない。従つ
て、これらの場合にも、先に述べた回路作用によ
り、継電器１５が落下し、マイクロコンピユータ
１への電源供給が遮断され、インターバルタイマ
２及び３の故障に伴うシステムの異常動作が防止
される。
上記実施例では、２個のインターバルタイマ２
及び３を備える場合を例にとつて説明したが、イ
ンターバルタイマの個数は３個以上であつてもよ
く、この場合には、どのインターバルタイマが故
障したかを特定できる利点が得られる。
及び３を備える場合を例にとつて説明したが、イ
ンターバルタイマの個数は３個以上であつてもよ
く、この場合には、どのインターバルタイマが故
障したかを特定できる利点が得られる。
本発明の効果
以上述べたように、本発明は、マイクロコンピ
ユータと、該マイクロコンピユータにソフトウエ
アの動作開始のためのタイミングを与えるインタ
ーバルタイマとを備えるマイクロコンピユータシ
ステムにおいて、前記インターバルタイマは複数
個備えられ、これらの複数個のインターバルタイ
マに対して異なる値の設定値を交互に切変えて設
定し、それに対応するタイムアツプ完了信号を監
視して当該インターバルタイマの故障を検出する
ことを特徴とするから、インターバルタイマの異
常を検出して、システムの異常動作及び損害等を
防止できるようにしたマイクロコンピユータシス
テムを提供することができる。
ユータと、該マイクロコンピユータにソフトウエ
アの動作開始のためのタイミングを与えるインタ
ーバルタイマとを備えるマイクロコンピユータシ
ステムにおいて、前記インターバルタイマは複数
個備えられ、これらの複数個のインターバルタイ
マに対して異なる値の設定値を交互に切変えて設
定し、それに対応するタイムアツプ完了信号を監
視して当該インターバルタイマの故障を検出する
ことを特徴とするから、インターバルタイマの異
常を検出して、システムの異常動作及び損害等を
防止できるようにしたマイクロコンピユータシス
テムを提供することができる。
第１図は本発明に係るマイクロコンピユータシ
ステムのブロツク図、第２図は本発明に係るマイ
クロコンピユータシステムにおけるインターバル
タイマの設定値設定方法を示す図、第３図は本発
明に係るマイクロコンピユータシステムのフロー
チヤートである。 １……マイクロコンピユータ、２，３……イン
ターバルタイマ。
ステムのブロツク図、第２図は本発明に係るマイ
クロコンピユータシステムにおけるインターバル
タイマの設定値設定方法を示す図、第３図は本発
明に係るマイクロコンピユータシステムのフロー
チヤートである。 １……マイクロコンピユータ、２，３……イン
ターバルタイマ。
Claims (1)
- 【特許請求の範囲】 １ マイクロコンピユータと、該マイクロコンピ
ユータにソフトウエアの動作開始のためのタイミ
ングを与えるインターバルタイマとを備えるマイ
クロコンピユータシステムにおいて、前記インタ
ーバルタイマは複数個備えられ、これらの複数個
のインターバルタイマに対して異なる値の設定値
を交互に切変えて設定し、それに対応するタイム
アツプ完了信号を監視して当該インターバルタイ
マの故障を検出することを特徴とするマイクロコ
ンピユータシステム。 ２ 前記タイムアツプ完了信号をセツト信号及び
リセツト信号とするフリツプフロツプと、該フリ
ツプフロツプの後段に備えられたトランス結合型
の増幅回路と、該増幅回路の出力を整流する整流
回路と、該整流回路の出力によつて駆動される継
電器とを備える故障検出回路を有することを特徴
とする特許請求の範囲第１項に記載のマイクロコ
ンピユータシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58166015A JPS6059447A (ja) | 1983-09-09 | 1983-09-09 | マイクロコンピユ−タシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58166015A JPS6059447A (ja) | 1983-09-09 | 1983-09-09 | マイクロコンピユ−タシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6059447A JPS6059447A (ja) | 1985-04-05 |
| JPH0315773B2 true JPH0315773B2 (ja) | 1991-03-01 |
Family
ID=15823324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58166015A Granted JPS6059447A (ja) | 1983-09-09 | 1983-09-09 | マイクロコンピユ−タシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6059447A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2556156B2 (ja) * | 1990-01-23 | 1996-11-20 | 三菱電機株式会社 | 車載用制御装置のマイクロコンピュータ暴走監視装置 |
| WO2008072350A1 (ja) * | 2006-12-15 | 2008-06-19 | Fujitsu Limited | 二重化タイマを用いたシステム監視装置、および監視方法 |
-
1983
- 1983-09-09 JP JP58166015A patent/JPS6059447A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6059447A (ja) | 1985-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6059447A (ja) | マイクロコンピユ−タシステム | |
| JPS59200357A (ja) | ウオツチドツグタイマ回路 | |
| JPS62168204A (ja) | デジタル制御装置 | |
| JPH0625976B2 (ja) | マルチドロツプ・シリアルバス用伝送ユニツトの異常監視回路 | |
| JPH04291610A (ja) | マイクロコンピュータのリセット回路 | |
| JPH01245322A (ja) | マイクロプロセッサの停電制御回路 | |
| JPS6313559Y2 (ja) | ||
| JP2749994B2 (ja) | 数値制御装置 | |
| JPH0430617B2 (ja) | ||
| JPH03292258A (ja) | 時素リレー | |
| JP2725107B2 (ja) | 割り込み装置 | |
| JPS61235924A (ja) | コンピユ−タシステムのリセツト方式 | |
| JPS62172569A (ja) | ハ−ドデイスクコントロ−ル回路 | |
| JPH05297977A (ja) | クロックパルス切替誤動作防止用保護回路 | |
| JPH09212201A (ja) | 生産設備用制御回路 | |
| JPH0277854A (ja) | マイクロプロセッサのリセット方式 | |
| JPS6242206A (ja) | 異常動作検知回路 | |
| JPH02271449A (ja) | バス障害検出方式 | |
| JPH02281407A (ja) | フロッピイディスク装置のヘッドクリーニング方式 | |
| JPS6122697A (ja) | 電気機器の制御装置 | |
| JPH09319408A (ja) | 割込信号監視回路及びプログラマブルコントローラ | |
| JPS6242205A (ja) | 異常動作検知回路 | |
| JPS59188626A (ja) | 複写機の異常処理方式 | |
| JPS6257037A (ja) | 計算機システムの異常検出方式 | |
| JPS58196954A (ja) | 工具異常検出方法 |