JPS59200357A - ウオツチドツグタイマ回路 - Google Patents
ウオツチドツグタイマ回路Info
- Publication number
- JPS59200357A JPS59200357A JP58073717A JP7371783A JPS59200357A JP S59200357 A JPS59200357 A JP S59200357A JP 58073717 A JP58073717 A JP 58073717A JP 7371783 A JP7371783 A JP 7371783A JP S59200357 A JPS59200357 A JP S59200357A
- Authority
- JP
- Japan
- Prior art keywords
- program
- initial
- counter
- data
- timer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明はイニシャルプログラムロードとイニシャルプロ
グラム処理時間内も監視することが容易にで−きるウォ
ッチドッグタイマ回路に関するものである。
グラム処理時間内も監視することが容易にで−きるウォ
ッチドッグタイマ回路に関するものである。
（背景技術）
従来のウォッチドッグタイマ回路は運用プログラム中に
ついてのみその動作を果たす。
ついてのみその動作を果たす。
このような構成のウォッチドッグタイマ回路を第１図に
示す。第１図に２いて、カウンタはプログラムでリード
／ライト可能なｌ）ｏｗｎ カウンタ、ＷＤＴ（ウォ
ッチドッグタイマー）用クロックはウォッチドッグタイ
マ用クロック発生回路である。
示す。第１図に２いて、カウンタはプログラムでリード
／ライト可能なｌ）ｏｗｎ カウンタ、ＷＤＴ（ウォ
ッチドッグタイマー）用クロックはウォッチドッグタイ
マ用クロック発生回路である。
第１図のカウンタは次のように動作する。
バスよりデータ１をカウンタにセットしＷＤＴ用クコク
ロックりカウンタ値が順次減少される。
ロックりカウンタ値が順次減少される。
たとえば第２図に２いて説明する。第２図で注（１）の
部分ではＩＰＬ動作やイニシアル処理が実行きれる。
部分ではＩＰＬ動作やイニシアル処理が実行きれる。
データ１がカウンタにセットされるとクロックによりカ
ウンタＬ）ｏｗｎ ｌ、ていき再度データ１がセットさ
れるとカウンタ値は初期値にもどりカウンタＤｏｗｎを
する。また、何らかの異常でカウンタ値ＩＩ Ｏ１１に
なるまでデータ１がカウンタに設定されないとウオッチ
ドックタイマ−エラーとして警報を発生する。
ウンタＬ）ｏｗｎ ｌ、ていき再度データ１がセットさ
れるとカウンタ値は初期値にもどりカウンタＤｏｗｎを
する。また、何らかの異常でカウンタ値ＩＩ Ｏ１１に
なるまでデータ１がカウンタに設定されないとウオッチ
ドックタイマ−エラーとして警報を発生する。
この・構成の問題点を第３図を用いて説明する。
第３図（ｂ）はウォッチドッグタイマーカウンタを示す
。ＰＧｖＶＥＲＯＮ後イニシャルプログラムロードおよ
びイニシャル処理中はウオッチドックタイマ−カウンタ
は動作せず、終了後動作が始まるため運用プログラム中
のみ監視する。イニシャルプログラムロードおよびイニ
シャル処理中に誤動作が生じたとき、ワオツチドッグタ
イマー機能は動作していないため、異常状態を知らせる
ことがない。
。ＰＧｖＶＥＲＯＮ後イニシャルプログラムロードおよ
びイニシャル処理中はウオッチドックタイマ−カウンタ
は動作せず、終了後動作が始まるため運用プログラム中
のみ監視する。イニシャルプログラムロードおよびイニ
シャル処理中に誤動作が生じたとき、ワオツチドッグタ
イマー機能は動作していないため、異常状態を知らせる
ことがない。
従ってその場に人間が介在しなければ装置は異常状態の
まま放置されている状態であり装置は装置自身の役目を
果すことができないため異常状態を防ぐ／（めにプログ
ラムが運用状ｊ顧になる」−で人間が装置を監視しなけ
ればならないとも・う欠点がある。
まま放置されている状態であり装置は装置自身の役目を
果すことができないため異常状態を防ぐ／（めにプログ
ラムが運用状ｊ顧になる」−で人間が装置を監視しなけ
ればならないとも・う欠点がある。
（発明の課題）
本発明は前述の問題を解決するためになされたもので以
下詳細に説明する。
下詳細に説明する。
（発明の構成および作用）
第４図に本発明の構成の一例を、第５図にタイムチャー
トを示す。
トを示す。
第４図においてＤＩＰは初期値設定用固定メモリである
。ＳＥＬはセレクタであＩ’：１ＤＩＰによるデータ２
と運用プログラム用のデータ１を選択する。池は従来方
式と同様である。
。ＳＥＬはセレクタであＩ’：１ＤＩＰによるデータ２
と運用プログラム用のデータ１を選択する。池は従来方
式と同様である。
動作方法を第５図を用いて説明する。なお第５図で注（
１）の部分ではＩＰＬ動作やイニシャル処理が実行され
る。
１）の部分ではＩＰＬ動作やイニシャル処理が実行され
る。
ＰＯＷＥＲＯＮ時にＤＩＰの内容であるデータ２がＳＥ
Ｌによって選択されカウンタに初期値として設定シイニ
シャルプログラムローにやイニシャル処理の時間監視を
行う。運用プログラムが実行しだ後はタイマー値セット
命令によって与えるデータ１がＳＥＬによって選択され
たカウンタに初期値として設定される。
Ｌによって選択されカウンタに初期値として設定シイニ
シャルプログラムローにやイニシャル処理の時間監視を
行う。運用プログラムが実行しだ後はタイマー値セット
命令によって与えるデータ１がＳＥＬによって選択され
たカウンタに初期値として設定される。
（発明の効果）
以上説明したように、ＤＩＰにより初期値を設定できる
ことによりイニシャルプログラムロードとイニシャル処
理時にも自動監視することができ異常発生を起こした時
の処置も容易である。
ことによりイニシャルプログラムロードとイニシャル処
理時にも自動監視することができ異常発生を起こした時
の処置も容易である。
また、このことは人間が常に介在して監視しなくてもよ
い利点がある。
い利点がある。
本発明はマイコン応用装置に広く応用可能であり無人監
視用に極めて有効である。
視用に極めて有効である。
第１図は従来のウオッチドックタイマ−の構成図、第２
図はウオッチドックタイマ−カウンタ動作−何区、第３
図は従来のウオッチドックタイマ−ｔＤタイムチャート
、第４図は本発明のウオッチドックタイマーの一例を示
す構成図、第５図は本発明のウオッチドックタイマ−の
動作タイムチャートである。 １ カウンタ：ＷＤＴ用カウンタ ２ ＤＩＳ 、固定メモリ ３ ＳＥＬ’、 ：セレクタ 特許出願人 沖電気工業株式会社 特許出願代理人 弁理士 山 本 恵 −
図はウオッチドックタイマ−カウンタ動作−何区、第３
図は従来のウオッチドックタイマ−ｔＤタイムチャート
、第４図は本発明のウオッチドックタイマーの一例を示
す構成図、第５図は本発明のウオッチドックタイマ−の
動作タイムチャートである。 １ カウンタ：ＷＤＴ用カウンタ ２ ＤＩＳ 、固定メモリ ３ ＳＥＬ’、 ：セレクタ 特許出願人 沖電気工業株式会社 特許出願代理人 弁理士 山 本 恵 −
Claims (1)
- 【特許請求の範囲】 コンビーータのプログラムが異常ループに落ち込んだこ
とを検出するためのタイマーで一定時間経過すると割込
みを起こしプログラムが正常状態° では前記割込をリ
セットすることにより異常状態のときに警報を発生づ−
るウォッチドッグタイマーにおいて、イニシャルプログ
ラムロードおよびイニシャル処理時間を設定する固定メ
モリと、プログラム中でその一定時間内に命令でリセッ
トするタイマー値セット回路と、前記固定メモリによる
データおよび前記タイマー値セット回路のデータとを選
択するセレクタと、セレクタの出力信号をセットしダイ
ミングパルスによりカウントするウオッチドッグタイマ
ーカウンクとを有し、イニシャルプログラムロードとイ
ニシャルプログラム処理と運用プログラムを監視できる
ことを特徴とするウォッチドッグタイマ回路。 ゛ ＝用丼路ミ
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58073717A JPS59200357A (ja) | 1983-04-28 | 1983-04-28 | ウオツチドツグタイマ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58073717A JPS59200357A (ja) | 1983-04-28 | 1983-04-28 | ウオツチドツグタイマ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59200357A true JPS59200357A (ja) | 1984-11-13 |
Family
ID=13526248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58073717A Pending JPS59200357A (ja) | 1983-04-28 | 1983-04-28 | ウオツチドツグタイマ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59200357A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6224335A (ja) * | 1985-07-24 | 1987-02-02 | Fujitsu Ltd | ハングアツプタイマ方式 |
| JPS63245740A (ja) * | 1987-04-01 | 1988-10-12 | Sharp Corp | マイクロプロセツサ |
| JPH01205345A (ja) * | 1988-02-12 | 1989-08-17 | Nec Corp | 自動再立上げ方式 |
| JPH01211138A (ja) * | 1988-02-19 | 1989-08-24 | Fujitsu Ltd | 計算機システムの監視回路用リセット回路 |
| EP0715259A3 (en) * | 1994-12-02 | 1997-07-09 | At & T Corp | Time monitoring circuit with circuit to prevent blockages |
| JP2009015435A (ja) * | 2007-07-02 | 2009-01-22 | Nippon Telegr & Teleph Corp <Ntt> | 異常検出方法及び処理装置 |
| US7975188B2 (en) | 2007-03-13 | 2011-07-05 | Nec Corporation | Restoration device for BIOS stall failures and method and computer program product for the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5886649A (ja) * | 1981-11-17 | 1983-05-24 | Fujitsu Ltd | ウオツチドツグタイマ |
-
1983
- 1983-04-28 JP JP58073717A patent/JPS59200357A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5886649A (ja) * | 1981-11-17 | 1983-05-24 | Fujitsu Ltd | ウオツチドツグタイマ |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6224335A (ja) * | 1985-07-24 | 1987-02-02 | Fujitsu Ltd | ハングアツプタイマ方式 |
| JPS63245740A (ja) * | 1987-04-01 | 1988-10-12 | Sharp Corp | マイクロプロセツサ |
| JPH01205345A (ja) * | 1988-02-12 | 1989-08-17 | Nec Corp | 自動再立上げ方式 |
| JPH01211138A (ja) * | 1988-02-19 | 1989-08-24 | Fujitsu Ltd | 計算機システムの監視回路用リセット回路 |
| EP0715259A3 (en) * | 1994-12-02 | 1997-07-09 | At & T Corp | Time monitoring circuit with circuit to prevent blockages |
| US7975188B2 (en) | 2007-03-13 | 2011-07-05 | Nec Corporation | Restoration device for BIOS stall failures and method and computer program product for the same |
| JP2009015435A (ja) * | 2007-07-02 | 2009-01-22 | Nippon Telegr & Teleph Corp <Ntt> | 異常検出方法及び処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0497380B1 (en) | Microcomputer having a watchdog timer | |
| JPS6349814B2 (ja) | ||
| JPS59200357A (ja) | ウオツチドツグタイマ回路 | |
| JPS57139861A (en) | Multicomputer system | |
| JPS6363935B2 (ja) | ||
| JP2508305B2 (ja) | 初期値決定装置 | |
| JPS5916054A (ja) | マイクロ・プロセツサ | |
| JPS5549722A (en) | Computer power supply system | |
| JPS5922148A (ja) | 診断方式 | |
| JPS61145617A (ja) | 電源切断回路 | |
| JPS5727322A (en) | Input and output controlling system of computer | |
| JPS5538674A (en) | Logout system of memory controller | |
| JPS6290068A (ja) | 予備系監視方式 | |
| JPS61226843A (ja) | 割込み異常検出装置 | |
| JP2731386B2 (ja) | 制御装置 | |
| JPS6213153Y2 (ja) | ||
| JPS6455661A (en) | Data processor | |
| JPH01245322A (ja) | マイクロプロセッサの停電制御回路 | |
| JPS559263A (en) | System operation system | |
| JPS6033654A (ja) | マイクロプロセツサ間デ−タ転送方式 | |
| JPH0132136Y2 (ja) | ||
| JPS6148740B2 (ja) | ||
| JPS6478355A (en) | Buffer control system | |
| JPH037962B2 (ja) | ||
| JPS5935216A (ja) | 多重情報処理システム |