JPH03159310A - タイマ - Google Patents
タイマInfo
- Publication number
- JPH03159310A JPH03159310A JP29747989A JP29747989A JPH03159310A JP H03159310 A JPH03159310 A JP H03159310A JP 29747989 A JP29747989 A JP 29747989A JP 29747989 A JP29747989 A JP 29747989A JP H03159310 A JPH03159310 A JP H03159310A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- read
- transfer pulse
- transfer
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、データ読出し精度の高いタイマに関するも
のである． ［従来の技術］ 従来例の構成を第４図を参照しながら説明する．第４図
は、従来のタイマを示す回路図である．第４図において
、従来のタイマは、図示しないクロック発生手段に接続
されたカウンタ（１）と、クロック発生手段及び図示し
ないリードパルス発生手段に接続されたクロック同期転
送パルス発生回路（２）と、カウンタ（１）及びクロッ
ク同期転送パルス発生回路（２）に接続されたスイッチ
（３）と、このスイッチ（３）に接続された読出し用の
レジスタ（４）と，このレジスタ（４）及びリードパル
ス発生手段に接続されたスイッチ（５）と、このスイッ
チ（５）に接続されたデータパス（６）とから構成され
ている． つぎに、上述した従来例の動作を第５図、第６図，第７
図及び第８図を参照しながら説明する．第５図〜第８図
は、従来のタイマの動作を示す信号波形図である． 第５図は、リードパルス（ＲＥＡＤ）が入力されない場
合のタイマの動作を示している．クロック同期転送パル
ス発生回路（２）は、リードパルスが入力されない場合
、クロック（ＣＬＯＣＫ）を反転したものを転送パルス
（ＴＥ）として出力する． 第６図は、転送パルス出力中にリードパルスが入力され
た場合のタイマの動作を示している．リードパルスのパ
ルス幅Ｔ１は、実際にカウンタ（１）からレジスタ（４
〉へのデータ転送にかかる時間に対し十分大きいので、
リードパルス入力中にデータ転送は完了するため誤った
データを読み出すことはない。
のである． ［従来の技術］ 従来例の構成を第４図を参照しながら説明する．第４図
は、従来のタイマを示す回路図である．第４図において
、従来のタイマは、図示しないクロック発生手段に接続
されたカウンタ（１）と、クロック発生手段及び図示し
ないリードパルス発生手段に接続されたクロック同期転
送パルス発生回路（２）と、カウンタ（１）及びクロッ
ク同期転送パルス発生回路（２）に接続されたスイッチ
（３）と、このスイッチ（３）に接続された読出し用の
レジスタ（４）と，このレジスタ（４）及びリードパル
ス発生手段に接続されたスイッチ（５）と、このスイッ
チ（５）に接続されたデータパス（６）とから構成され
ている． つぎに、上述した従来例の動作を第５図、第６図，第７
図及び第８図を参照しながら説明する．第５図〜第８図
は、従来のタイマの動作を示す信号波形図である． 第５図は、リードパルス（ＲＥＡＤ）が入力されない場
合のタイマの動作を示している．クロック同期転送パル
ス発生回路（２）は、リードパルスが入力されない場合
、クロック（ＣＬＯＣＫ）を反転したものを転送パルス
（ＴＥ）として出力する． 第６図は、転送パルス出力中にリードパルスが入力され
た場合のタイマの動作を示している．リードパルスのパ
ルス幅Ｔ１は、実際にカウンタ（１）からレジスタ（４
〉へのデータ転送にかかる時間に対し十分大きいので、
リードパルス入力中にデータ転送は完了するため誤った
データを読み出すことはない。
第７図及び第８図は、リードパルス入力中にクロックが
ローレベル“Ｌ”になった場合のタイマの動作を示して
いる。クロックが“Ｌ゜“に反転した場合、通常は転送
パルスが立ち上がり、転送が開始されるが、第７図に示
すように転送開始からリードパルスの立ち下がりまでの
時間Ｔ２がデータ転送に必要な時間に比べて短い場合、
データ転送によりレジスタ（４）のデータが確定する前
に読出しが終了し、誤ったデータを読出してしまう場合
がある．従って、実際には第８図に示すようにリードパ
ルス入力中にクロックが立ち下がった場合、そのサイク
ルの転送パルスはキャンセルされる． ［発明が解決しようとする課！！！］ 上述したような従来のタイマでは、第９図に示すように
、キャンセルされた転送パルス（ＴＥ．）の次の転送パ
ルス（ Ｔ Ｅ ２ ）が発生する前にリードバルスＲ
２が入力された場合、カウンタ（１）から読出し用のレ
ジスタ（４）へデータの転送が行われていないのでリー
ドパルスＲ２でクロックＣ２でのカウント値を読むべき
ところをクロックＣ１でのカウント値を読出してしまう
といった読出しエラーが発生するという問題点があった
。
ローレベル“Ｌ”になった場合のタイマの動作を示して
いる。クロックが“Ｌ゜“に反転した場合、通常は転送
パルスが立ち上がり、転送が開始されるが、第７図に示
すように転送開始からリードパルスの立ち下がりまでの
時間Ｔ２がデータ転送に必要な時間に比べて短い場合、
データ転送によりレジスタ（４）のデータが確定する前
に読出しが終了し、誤ったデータを読出してしまう場合
がある．従って、実際には第８図に示すようにリードパ
ルス入力中にクロックが立ち下がった場合、そのサイク
ルの転送パルスはキャンセルされる． ［発明が解決しようとする課！！！］ 上述したような従来のタイマでは、第９図に示すように
、キャンセルされた転送パルス（ＴＥ．）の次の転送パ
ルス（ Ｔ Ｅ ２ ）が発生する前にリードバルスＲ
２が入力された場合、カウンタ（１）から読出し用のレ
ジスタ（４）へデータの転送が行われていないのでリー
ドパルスＲ２でクロックＣ２でのカウント値を読むべき
ところをクロックＣ１でのカウント値を読出してしまう
といった読出しエラーが発生するという問題点があった
。
この発明は、上述した問題点を解決するためになされた
もので、任意のタイミングでリードパルスが入力しても
間違ったデータを読出すことがないタイマを得ることを
目的とする． ［課題を解決するための手段］ この発明に係るタイマは、以下に述べるような手段を備
えたものである． （ｉ〉．クロックに同期した第１の転送パルスを発生す
る第１の転送パルス発生手段。
もので、任意のタイミングでリードパルスが入力しても
間違ったデータを読出すことがないタイマを得ることを
目的とする． ［課題を解決するための手段］ この発明に係るタイマは、以下に述べるような手段を備
えたものである． （ｉ〉．クロックに同期した第１の転送パルスを発生す
る第１の転送パルス発生手段。
（ ｉｉ ＞ ．レジスタからデータを読み出すリード
パルスに同期した第２の転送パルスを発生する第２の転
送パルス発生手段． ［作用］ この発明においては、第１の転送パルス発生手段によっ
て、クロックに同期した第１の転送パルスが発生される
． また、第２の転送パルス発生手段によって、レジスタか
らデータを読み出すリードパルスに同期した第２の転送
パルスが発生される． そして、上記第１及び第２の転送パルスに基づいて、カ
ウンタから上記レジスタへ上記データが転送される． ［実施例］ この発明の実施例の横戒を第１図及び第２図を参照しな
がら説明する． 第１図は、この発明の一実施例を示す回路図であり、カ
ウンタ（１）、スイッチ〈３〉〜データバス（６）は上
記従来例のものと全く同一である。
パルスに同期した第２の転送パルスを発生する第２の転
送パルス発生手段． ［作用］ この発明においては、第１の転送パルス発生手段によっ
て、クロックに同期した第１の転送パルスが発生される
． また、第２の転送パルス発生手段によって、レジスタか
らデータを読み出すリードパルスに同期した第２の転送
パルスが発生される． そして、上記第１及び第２の転送パルスに基づいて、カ
ウンタから上記レジスタへ上記データが転送される． ［実施例］ この発明の実施例の横戒を第１図及び第２図を参照しな
がら説明する． 第１図は、この発明の一実施例を示す回路図であり、カ
ウンタ（１）、スイッチ〈３〉〜データバス（６）は上
記従来例のものと全く同一である。
第１図において、この発明の一実施例は、上述した従来
例のものと全く同一のものと、入力側が図示しないクロ
ック発生手段及びリードパルス発生手段に接続されかつ
出力側がスイッチ（３）に接続された転送パルス発生回
路（２＾）とから構成されている． また、転送パルス発生回路（２＾〉は、図示しないリー
ドパルス発生手段に接続されたリードパルス同期転送パ
ルス発生部（７）と、リードパルス発生手段及びクロッ
ク発生手段に接続されたクロック同期転送パルス発生部
〈８）とから構成されている． 第２図は、この発明の一実施例の転送パルス発生回路を
示す回路図である． 転送パルス発生回路（２＾）は、リードパルス同期転送
パルス発生部（７）と、クロック同期転送パルス発生部
（８）と、これらの転送パルス発生部（７）及び（８）
に接続されたＮＡＮＤゲート（２１）と、このＮＡＮＤ
ゲート（２１〉に接続された反転回路（２２〉とから構
成されている。
例のものと全く同一のものと、入力側が図示しないクロ
ック発生手段及びリードパルス発生手段に接続されかつ
出力側がスイッチ（３）に接続された転送パルス発生回
路（２＾）とから構成されている． また、転送パルス発生回路（２＾〉は、図示しないリー
ドパルス発生手段に接続されたリードパルス同期転送パ
ルス発生部（７）と、リードパルス発生手段及びクロッ
ク発生手段に接続されたクロック同期転送パルス発生部
〈８）とから構成されている． 第２図は、この発明の一実施例の転送パルス発生回路を
示す回路図である． 転送パルス発生回路（２＾）は、リードパルス同期転送
パルス発生部（７）と、クロック同期転送パルス発生部
（８）と、これらの転送パルス発生部（７）及び（８）
に接続されたＮＡＮＤゲート（２１）と、このＮＡＮＤ
ゲート（２１〉に接続された反転回路（２２〉とから構
成されている。
また、リードパルス同期転送パルス発生部（７）は、図
示しないリードパルス発生手段に接続された反転回路（
７１〉と、同じくリードパルス発生手段に接続された反
転回路（７２）と、反転回路（７１〉に接続された反転
回路（７３）と、反転回路（７２）及び（７３〉に接続
されたＮＡＮＤゲート（７４）とから構成されている． クロック同期転送パルス発生部（８）は、リードパルス
発生手段及びクロック発生手段に接続されたトランスミ
ッションゲート（８１〉と、このトランスミッションゲ
ート（８１）に接続された他のトランスミッションゲー
ト（８２）と、トランスミッションゲート（８１）に接
続された反転回路（８３）と、入力側がこの反転回路（
８３〉に接続されかつ出力側がトランスミッションゲー
ト（８２）に接続された反転回路（８４）と、入力側の
一方がトランスミッションゲート（８１）に接続されか
つ入力側の他方がクロック発生手段に接続されたＮＯＲ
ゲート〈８５）とから構成されている． ところで、この発明の第１の転送パルス発生手段は、上
述したこの発明の一実施例ではクロック同期転送パルス
発生部（８４）であり、第２の転送パルス発生手段は、
リードパルス同期転送パルス発生部である． つぎに、上述した実施例の動作を第３図を参照しながら
説明する． 第３図は、この発明の一実施例の動作を示す信号波形図
である． リードパルスが入力されない場合はクロック同期転送パ
ルス発生部（８）からクロックを反転した転送パルス（
ＴＥ２）を発生する．リードパルスがクロックのハイレ
ベル“Ｈ”からローレベル“Ｌ”にかけて入力された場
き、トランスミッションゲート（８ｌ）及び（８２）と
反転回路（８３）及び（８４）からなるラッチ回路によ
り゛Ｈ”がラッチされリードパルスが入力されたサイク
ルのクロック反転による転送パルス（ＴＥＡ）はキャン
セルされる．リードパルスの立ち下がりから反転回路（
７１）、（７２）及び（７３）の遅延時間によって決定
されるパルス幅を持つ転送パルス（ＴＥ，）を、リード
パルス同期転送パルス発生部（７）が発生する．上記２
種類の転送パルスのアンド（ＡＮＤ）をとり転送パルス
（ＴＥ）が作成される．この転送パルスによってカウン
タ（１）からレジスタ（４）にデータが転送される． この発明の一実施例は、上述したようにリードパルスに
よりクロック同期の転送パルスがキャンセルされてもリ
ードパルスに同期した転送パルスによりカウンタ（１）
から読出し用のレジスタ（４）にデータの転送が行われ
るので、クロックの各サイクルのデータがレジスタ（４
）に転送され、データ読出しミスがなくなるという効果
を奏する． なお、上記実施例では入力された全てのリードパルスに
対してリードパルスに同期した転送パルス（ＴＥ，）を
発生する例を示したが、クロックに同期した転送パルス
（ＴＥ．）がキャンセルされた場合のみリードパルス同
期の転送パルス（ＴＥ ） ）を発生するようにしても
所期の目的を達成し得ることはいうまでもない． ［発明の効果］ この発明は、以上説明したとおり、クロックに同期した
第１の転送パルスを発生する第１の転送パルス発生手段
と、レジスタからデータを読み出すリードパルスに同期
した第２の転送パルスを発生する第２の転送パルス発生
手段とを備えたので、上記第１及び第２の転送パルスに
基づいてカウンタから上記レジスタへ上記データを転送
する場合に、任意のタイミングでリードパルスが入力し
ても間違ったデータを読出すことがないという効果を奏
する．
示しないリードパルス発生手段に接続された反転回路（
７１〉と、同じくリードパルス発生手段に接続された反
転回路（７２）と、反転回路（７１〉に接続された反転
回路（７３）と、反転回路（７２）及び（７３〉に接続
されたＮＡＮＤゲート（７４）とから構成されている． クロック同期転送パルス発生部（８）は、リードパルス
発生手段及びクロック発生手段に接続されたトランスミ
ッションゲート（８１〉と、このトランスミッションゲ
ート（８１）に接続された他のトランスミッションゲー
ト（８２）と、トランスミッションゲート（８１）に接
続された反転回路（８３）と、入力側がこの反転回路（
８３〉に接続されかつ出力側がトランスミッションゲー
ト（８２）に接続された反転回路（８４）と、入力側の
一方がトランスミッションゲート（８１）に接続されか
つ入力側の他方がクロック発生手段に接続されたＮＯＲ
ゲート〈８５）とから構成されている． ところで、この発明の第１の転送パルス発生手段は、上
述したこの発明の一実施例ではクロック同期転送パルス
発生部（８４）であり、第２の転送パルス発生手段は、
リードパルス同期転送パルス発生部である． つぎに、上述した実施例の動作を第３図を参照しながら
説明する． 第３図は、この発明の一実施例の動作を示す信号波形図
である． リードパルスが入力されない場合はクロック同期転送パ
ルス発生部（８）からクロックを反転した転送パルス（
ＴＥ２）を発生する．リードパルスがクロックのハイレ
ベル“Ｈ”からローレベル“Ｌ”にかけて入力された場
き、トランスミッションゲート（８ｌ）及び（８２）と
反転回路（８３）及び（８４）からなるラッチ回路によ
り゛Ｈ”がラッチされリードパルスが入力されたサイク
ルのクロック反転による転送パルス（ＴＥＡ）はキャン
セルされる．リードパルスの立ち下がりから反転回路（
７１）、（７２）及び（７３）の遅延時間によって決定
されるパルス幅を持つ転送パルス（ＴＥ，）を、リード
パルス同期転送パルス発生部（７）が発生する．上記２
種類の転送パルスのアンド（ＡＮＤ）をとり転送パルス
（ＴＥ）が作成される．この転送パルスによってカウン
タ（１）からレジスタ（４）にデータが転送される． この発明の一実施例は、上述したようにリードパルスに
よりクロック同期の転送パルスがキャンセルされてもリ
ードパルスに同期した転送パルスによりカウンタ（１）
から読出し用のレジスタ（４）にデータの転送が行われ
るので、クロックの各サイクルのデータがレジスタ（４
）に転送され、データ読出しミスがなくなるという効果
を奏する． なお、上記実施例では入力された全てのリードパルスに
対してリードパルスに同期した転送パルス（ＴＥ，）を
発生する例を示したが、クロックに同期した転送パルス
（ＴＥ．）がキャンセルされた場合のみリードパルス同
期の転送パルス（ＴＥ ） ）を発生するようにしても
所期の目的を達成し得ることはいうまでもない． ［発明の効果］ この発明は、以上説明したとおり、クロックに同期した
第１の転送パルスを発生する第１の転送パルス発生手段
と、レジスタからデータを読み出すリードパルスに同期
した第２の転送パルスを発生する第２の転送パルス発生
手段とを備えたので、上記第１及び第２の転送パルスに
基づいてカウンタから上記レジスタへ上記データを転送
する場合に、任意のタイミングでリードパルスが入力し
ても間違ったデータを読出すことがないという効果を奏
する．
第１図はこの発明の一実施例を示す回路図、第２図はこ
の発明の一実施例の転送パルス発生回路を示す回路図、
第３図はこの発明の一実施例の動作を示す信号波形図、
第４図は従来のタイマを示す回路図、第５図、第６図、
第７図、第８図及び第９図は従来のタイマの動作を示す
信号波形図である． 図において、 （１） ・・・ カウンタ、 （２＾） ・・・ 転送パルス発生回路、（３） ・・
・ スイッチ、 （４） （５） 〈６） （７） （８） る． なお、 を示す。 レジスタ、 スイッチ、 データパス、 リードパルス同期転送パルス発生部 クロック同期転送パルス発生部であ 各図中、 同一符号は同一、又は相当部分
の発明の一実施例の転送パルス発生回路を示す回路図、
第３図はこの発明の一実施例の動作を示す信号波形図、
第４図は従来のタイマを示す回路図、第５図、第６図、
第７図、第８図及び第９図は従来のタイマの動作を示す
信号波形図である． 図において、 （１） ・・・ カウンタ、 （２＾） ・・・ 転送パルス発生回路、（３） ・・
・ スイッチ、 （４） （５） 〈６） （７） （８） る． なお、 を示す。 レジスタ、 スイッチ、 データパス、 リードパルス同期転送パルス発生部 クロック同期転送パルス発生部であ 各図中、 同一符号は同一、又は相当部分
Claims (1)
- クロックに同期した第１の転送パルスを発生する第１の
転送パルス発生手段、及びレジスタからデータを読み出
すリードパルスに同期した第２の転送パルスを発生する
第２の転送パルス発生手段を備え、上記第１及び第２の
転送パルスに基づいてカウンタから上記レジスタへ上記
データを転送することを特徴とするタイマ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29747989A JPH03159310A (ja) | 1989-11-17 | 1989-11-17 | タイマ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29747989A JPH03159310A (ja) | 1989-11-17 | 1989-11-17 | タイマ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03159310A true JPH03159310A (ja) | 1991-07-09 |
Family
ID=17847032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29747989A Pending JPH03159310A (ja) | 1989-11-17 | 1989-11-17 | タイマ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03159310A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008035544A (ja) * | 2007-09-13 | 2008-02-14 | Mitsubishi Electric Corp | パルス発生回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01100700A (ja) * | 1987-10-14 | 1989-04-18 | Mitsubishi Electric Corp | 計測装置 |
| JPH01208909A (ja) * | 1988-02-16 | 1989-08-22 | Fuji Electric Co Ltd | タイマ装置 |
-
1989
- 1989-11-17 JP JP29747989A patent/JPH03159310A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01100700A (ja) * | 1987-10-14 | 1989-04-18 | Mitsubishi Electric Corp | 計測装置 |
| JPH01208909A (ja) * | 1988-02-16 | 1989-08-22 | Fuji Electric Co Ltd | タイマ装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008035544A (ja) * | 2007-09-13 | 2008-02-14 | Mitsubishi Electric Corp | パルス発生回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH022236A (ja) | ２段式同期装置 | |
| JPH03159310A (ja) | タイマ | |
| JPH0342810B2 (ja) | ||
| KR100366137B1 (ko) | 내부클럭신호발생방법및장치 | |
| JPS6066517A (ja) | クロック切換回路 | |
| US4789959A (en) | Delay circuit for a real time clock | |
| JPS6316711A (ja) | タイミング装置 | |
| JPH0133052B2 (ja) | ||
| KR100236727B1 (ko) | 주기발생장치 | |
| JP2599759B2 (ja) | フリップフロップテスト方式 | |
| JP2646561B2 (ja) | クロック分配回路 | |
| JPH0261569A (ja) | シリアルシフトレジスタ | |
| JPH0219869Y2 (ja) | ||
| JP2984429B2 (ja) | 半導体集積回路 | |
| JP2788729B2 (ja) | 制御信号発生回路 | |
| JP3456912B2 (ja) | データインターフェース回路 | |
| JP3246487B2 (ja) | 半導体集積回路とその制御信号の生成方法 | |
| JP2924968B2 (ja) | 時間双方向シミュレーション装置 | |
| JP2528965B2 (ja) | クロック位相制御回路 | |
| KR920009095B1 (ko) | Iop의 오동작 방지회로 | |
| JPS601644B2 (ja) | タイミングパルス発生回路 | |
| JPS605492A (ja) | 半導体メモリ装置のアドレスバツフア回路 | |
| KR890003109Y1 (ko) | 컴퓨터시스템의 패리티에러 검출회로 | |
| SU1169017A1 (ru) | Устройство дл синхронизации пам ти | |
| JP2620170B2 (ja) | 信号断検出回路 |