JPH03160739A - テープキャリヤ方式における配線パターン - Google Patents

テープキャリヤ方式における配線パターン

Info

Publication number
JPH03160739A
JPH03160739A JP1300066A JP30006689A JPH03160739A JP H03160739 A JPH03160739 A JP H03160739A JP 1300066 A JP1300066 A JP 1300066A JP 30006689 A JP30006689 A JP 30006689A JP H03160739 A JPH03160739 A JP H03160739A
Authority
JP
Japan
Prior art keywords
test
wiring pattern
current application
film
devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1300066A
Other languages
English (en)
Inventor
Yasunori Senkawa
保憲 千川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP1300066A priority Critical patent/JPH03160739A/ja
Publication of JPH03160739A publication Critical patent/JPH03160739A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/701Tape-automated bond [TAB] connectors

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はテープキャリヤ方式によりデバイスを実装した
後、バーンインテストを行うのに適した配線パターンに
関するものである。
(従来の技術) 半導体素子はその製造工程に起因する欠陥が、製造直後
の機能テストでは現われず、経時変化により現われてく
る不良症状がある。通常、製造直後一定時間デバイスに
通電して不良品を除去し、不良品が市場に出荷されない
ようにするため、パーンイン( burn − In)
テストと呼ばれる通電試験を行う。このテストでは、室
温より高い環境でデバイスの電源端子に通電することに
より、経時変化で現われる不良を加速させて出現させる
テープキャリヤ方式でバーンインテストを行うには、従
来第4図のように多数のスプロケットホールを有するフ
ィルム4の幅方向の両端に長さ方向に通電賦験用配線パ
ターン1.1を設け、これらの間に多数のデバイス2,
2・・・をリード線5.6・・・によって接続し、通電
試験用配線パターン1,1に通電していた。こうするこ
とにより長尺状態テハーンインテストを行うことができ
る。個々のデバイス2は、第4図の左方のデバイス2に
ついて図示されるように、フイルム4の配線パターンに
より構成される7インガーリード8,8・・・に各デバ
イス2のバンプを接続されている。右方の他のデバイス
については詳細を省略してある。
(発明が解決しようとする課題→ 従来のような通電試験用配線パターン1をリード@5に
よって各デバイス2に接続したものに通電すると、組立
時に生じた不良デバイスも含む全てのデバイスと通電試
験用配線パターン1とが接続されるので、例えば、組立
時の不良により端子間が短絡していれば、通電試験が出
来なくなる。
さらに、短絡したデバイスを含むすべてのデバイスが接
続された状態では、通電試験後の電気テストも出来なく
なる。
(課題を解決するための手段) 本発明にかいては、フイルムの幅方向の両端の通電試験
用配線パターンとデバイスを接続するリード線の一部に
容易に接続されるようにした分離部を設けた。
(作 用) 以下の実施例に詳述されるように、フィルムにデバイス
を搭載した後、筐ず個々のデバイスの電気テストを行っ
た後、不良品が通電試験用配線パターンに接続されない
ような処置を講じた後、リード線の分離部を接続し、通
電試験用配線パターンに通電することにより、もし、ど
れかのデバイスの端子が短絡していても、それに関係な
くバーンインテストを行うことができる。
(実施例) 第1図は本発明の一実施例の平面図である。第4図の従
来例と同一の部分には同一の符号を付してある。第4図
と異なる所は通電試験用配線パターンIとデバイス2と
を接続するリード線5に容品に接続されるようにした分
離部5−1を設けたことである。この分離部5−夏の構
造は、例えば4!JS2図のようにされる。通電試験用
配線パターン18111に接続しているリード線5は一
端が波型に形成され、これに対向するようにデバイス側
からのリード線5の一端の波型の部分が配置され、リー
ド線5の分離部5−1が形成されている。
パーンインテストは以下のようにして行われる。
筐ず、フィルム4の表面のフィンガーリード8及びリー
ド線5にチップを接続し、樹脂で封止し組立完了した個
々の各デバイス2,2・・・を電気テストし短絡の有無
を調査する。このテストで発見された不良デバイスは、
フイルム4から打ち抜く。
1たぱ、通電試験時に通電試験用配線ノくターンlと接
続しないようにマークをつける。あるいは、前述の切断
部5一震に半田を阻止する材料を塗布する。
次に、リード線6の分離部5−1を例えば半田によって
接続する。半田付けの方法としては種々の方法があるが
、例えば第3図(a)(b)のような装置を使用するこ
とができる。第3図(1)は装置の側面図であり、第3
1m(b)はその断面図である。リード線5の分離部5
−1がフイルム4の側縁部Kあれば、フィルム4の側縁
部が半田槽10の溶融した半田の噴流部に浸り、デバイ
ス2の実装面璽では浸らないようにセットし、フイルム
4を通過させれば、分離部5−1は容易に半田付けされ
る。半田槽に超音波をかけることにより、フランクスの
塗布や半田付け後の洗浄が不要な超音波半田付け方法も
用いることができる。
他の方法としては、IJ2図のような分離部6一1に半
田ペーストを印刷し、熔融炉を通して半田を溶かして接
続するか、筐た、半田付けの代りに、分離部a−tに、
例えば銀ペーストのような導電性ペーストを塗布印刷し
てもよい。
その後、一定の環境下で一定時間、通電試験用配線パタ
ーン1.1を介して通電試験を行う。
通電試験が行われたデバイスは、その後通常の電気機能
テストが行われ、経時変化によって発生する不良も含め
てスクリーニングされる。通電試験用配線パターンlと
デバイス2の接続配線部分を切断してから電気機能テス
トを行ってもよい。
(発明の効!J.) 本発明によれば、例えば端子間が短絡しているような不
良デバイスを除去した後に、残りの良品のデバイスにつ
いてバーンインテストを行うことができる。
【図面の簡単な説明】
第!図は本発明の一実施例の平面図、第2図は+7−}
”a(7)接続部の一例の平面図、@8図(a)(b)
Fi接続部の半田付けの一例の側面図及び断面図、第4
図は従来のテープキャリヤ方式の一例の平面図である。 I・・・通電試験用配線パターン、2・・・デバイス、
8・・・フィンガーリード、4・・・フィルム、5・・
・リード線、 5−1・・・分離部。

Claims (1)

    【特許請求の範囲】
  1. 1、フィルムの幅方向の両端の通電試験用配線パターン
    とデバイスを接続するリード線の一部に分離部を設けた
    テープキャリヤ方式における配線パターン。
JP1300066A 1989-11-17 1989-11-17 テープキャリヤ方式における配線パターン Pending JPH03160739A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1300066A JPH03160739A (ja) 1989-11-17 1989-11-17 テープキャリヤ方式における配線パターン

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1300066A JPH03160739A (ja) 1989-11-17 1989-11-17 テープキャリヤ方式における配線パターン

Publications (1)

Publication Number Publication Date
JPH03160739A true JPH03160739A (ja) 1991-07-10

Family

ID=17880288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1300066A Pending JPH03160739A (ja) 1989-11-17 1989-11-17 テープキャリヤ方式における配線パターン

Country Status (1)

Country Link
JP (1) JPH03160739A (ja)

Similar Documents

Publication Publication Date Title
DE69016785T2 (de) Auswechselbare Höchstintegrationspackung.
US3499218A (en) Multilayer circuit boards and methods of making the same
US5897193A (en) Semiconductor wafer
US6245582B1 (en) Process for manufacturing semiconductor device and semiconductor component
JPS6246537A (ja) フィルムキャリヤ半導体装置の電気試験方法
JPS5815945B2 (ja) リ−ドフレ−ムハンドウタイソウチ
JPS614264A (ja) 自動ギヤングボンデイング用接続テ−プと半導体素子の組合せ
JP2778602B2 (ja) 半田ブリッジの検出方法及び装置
JPH0232613Y2 (ja)
JPH06174774A (ja) Tabフィルムキャリアテープの電気検査方法
JPH11135386A (ja) チップ型コンデンサ用エージング治具
JPH0240931A (ja) 混成集積回路装置の製造方法
JPH05343590A (ja) 半導体装置用リードフレーム
JPS61269394A (ja) 回路部品の実装方法
JPH08101242A (ja) 回路配線基板の回路検査方法
JPH06201793A (ja) 電子部品、および、これを搭載する回路基板の検査方法
JPS61269318A (ja) 電子装置およびその再生製造方法
JPS5947793A (ja) 混成集積回路の製造方法
JPH1022605A (ja) 混成電子部品の基板への実装方法
JPH11233566A (ja) 半導体装置用配線パターンフィルム
JPH0669396A (ja) 半導体装置の形成方法
JPH0686364U (ja) プリント配線基板
JPH06164133A (ja) プリント配線板とこれを用いたはんだ除去方法
JPH01217953A (ja) リードフレーム
JPS62183199A (ja) プリント配線基板