JPH03164843A - 光ディスク処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、記録再生用の先ディスク処理装置に関し、
特に、データを高速処理する先ディスク処理装置に関す
る。

［従来の技術］ 従来の光ディスク処理装置のブロック図を第３図に示す
。この光ディスク処理装置は、以下の回路等を有してい
る。ホストシステム１に接続しているホストインタフェ
ース制御回路１１゜このホストインタフェース制御回路
１１に接続しているデータバッファ１２゜データバッフ
ァ１２に接続しているエラー訂正回路１３゜エラー訂正
回路１３に接続している変調復調回路１４゜変調復調回
路１４と先ディスクドライブ装置２とに接続しているド
ライブインタフェース制御回路１５゜ホストインタフェ
ース制御回路１１とデータバッファ１２とエラー訂正回
路１３と変調塩ＷＪｕ路１４とドライブインタフェース
制御回路１５のそれぞれに接続可能なマイクロプロセッ
サ１６とセクタフォーマット制御回路１７゜ この先ディスク処理装置においては、光ディスク媒体の
記憶容量が大きいことと、光ディスク媒体が交換可能で
あることの理由により、光ディスク媒体に情報を書き込
んだ後にベリファイ動作を実行し、欠陥のあるセクタに
対してはその複数のセクタからなるグループに割り付け
た交替セクタ領域に情報を書き込んでいる。さらに、自
己アドレスと交替先アドレスおよび交替元アドレスを示
すポインタまたはアドレスマツプにより、書き込みや読
み取り時のエラー原始セクタに対する交替セクタの割り
付けを行っている。

ところで、光ディスク処理装置内部に半導体メモリを内
蔵しているものは知られていない。すなわち、内部に別
のマイクロプロセッサと半導体メモリとを有し、光ディ
スク媒体にアクセスすると同時に半導体メモリ上のデー
タを探索するような光ディスク処理装置はこれまで存在
しなかった。

［発明が解決しようとする課題］ 従来の光ディスク処理装置においては、交替先アドレス
、交替元アドレスを示すポインタをデータ部に付加して
データを光ディスク媒体に書き込むことによって、不良
セクタの交替処理を実行している。さらに、欠陥原始セ
クタと交替セクタとの関係を交替情報マツプ領域に書き
込む方法が行われている。したがって、従来の光ディス
ク処理装置は、光ディスク媒体に欠陥が多い場合にはデ
ータの処理時間が長くなるという欠点がある。

また、光ヘッドは磁気ヘッドに比べて重いので、光ディ
スク装置は磁気ディスク装置以上の高速シークはできな
い。したがって、データの高速処理を行うために光ディ
スク装置と半導体ディスク装置を併用することもある。

しかし、先ディスク装置と半導体ディスク装置との間の
直接のインタフェースがないので、光ディスク装置から
ホストシステムを介して必要なデータをすべて半導体デ
ィスク装置へ転送しておかなければならない。この場合
、データの転送時間がかかるので、結局、データの高速
処理はできないことになる。

この発明の目的は、データの高速処理ができる光ディス
ク処理装置を提供することである。

［課題を解決するための手段］ 上記の目的を達成するために、この発明に係る光ディス
ク処理装置は以下の特徴を有している。

すなわち、ホストシステムに接続している第一のホスト
インタフェース制御回路と、第一のマイクロプロセッサ
とを有する先ディスク処理装置において、 前記ホストシステムと前記第一のホストインタフェース
制御回路とに接続している第二のホスト、インタフェー
ス制御回路と、 前記ホストシステムおよび前記第一のマイクロプロセッ
サからのデータを記憶できる半導体メモリと、 前記第二のホストインタフェース制御回路と前記半導体
メモリの動作を制御する第二のマイクロプロセッサと、 前記第一のマイクロプロセッサと前記第二のマイクロプ
ロセッサとの間の情報の送受を制御する通信制御回路と
を有している。

半導体メモリにはバックアップ電源を設けるのが好まし
い。また、各マイクロプロセッサごとに通信制御回路を
設けてもよい。

［作用］ 第一のマイクロプロセッサと第二のマイクロプロセッサ
とにおいて、それぞれ、第一のホストインタフェース制
御回路と第二のホストインタフェース制御回路とを介し
てホストシステムからの命令を受は取り、この命令を実
行する。この命令が書き込み命令の場合は、第一のマイ
クロブロセ・ンサには光ディスク媒体にデータを書き込
む。同時に、必要に応じて、第二のマイクロプロセッサ
においては、第二のホストインタフェース制御回路を介
して書き込み用のデータを受は取り、このデータを半導
体メモリに書き込む。半導体メモリに書き込むデータは
、通常は使用頻度の高いデータである。

ホストシステムからの命令が読み取り命令である場合は
、第一のマイクロプロセッサにおいては、光ディスク媒
体からのデータの読み取り動作を実行する。同時に、第
二のマイクロプロセッサにおいても、半導体メモリから
のデータの読み取り動作を実行する。第一のマイクロプ
ロセッサと第二のマイクロプロセッサのうち、データを
早く読み取った方のデータをホストシステムへ送る。も
し、半導体メモリに該当データが格納されている場合は
、通常、第二のマイクロプロセッサの方がデータを早く
読み取ることになるので、こちらのデータがホストシス
テムに送られる。半導体メモリに該当データが格納され
ていないときは第一のマイクロプロセッサにより光ディ
スクのデータがホストシステムに送られる。

［実施例］ 次に、図面を参照してこの発明の詳細な説明する。

第１図はこの発明の第一実施例のブロック図である。こ
の実施例の光ディスク処理装置は、光ディスク処理部１
０と、半導体メモリ処理部２ｏとから構成されている。

光ディスク処理部１ｏの構成は、従来の光ディスク処理
装置と同様である。

第１図では従来（第３図）と同じ構成部分には同じ符号
を使用している。

半導体メモリ処理部２０は、以下の回路等を有している
。ホストシステム１と第一のホストインタフェース制御
回路１１とに接続している第二のホストインタフェース
制御回路２１゜この第二のホストインタフェース制御回
路２１に接続している半導体メモリ２２゜光ディスク処
理部１０に接続している通信制御回路２３゜第二のホス
トインタフェース制御回路２１と半導体メモリ２２と通
信制御回路２３とのそれぞれに接続している第二のマイ
クロプロセッサ２４゜ 次に、この実施例の光ディスク処理装置の動作について
説明する。光ディスク処理部１０の動作は、従来の光デ
ィスク処理装置と同じである。すなわち、ホストシステ
ム１から書き込み命令があった場合、光ディスク処理部
１０では、この書き込み命令は、第一のホストインタフ
ェース制御回路１１を介して第一のマイクロプロセッサ
１６に人力される。第一のマイクロプロセッサ１６にお
いては、ドライブインタフェース制御回路１５を介して
光ディスクドライブ装置２に対し光ヘッド（図示せず）
を指定されたアドレスの位置へ移動させるように指示す
る。次に、第一のマイクロプロセッサ１６は、書き込み
データを受信するために、第一のホストインタフェース
制御回路１１を動作させる。ホストシステム１からの書
き込みデータは第一のホストインタフェース制御回路１
１を介してデータバッファ１２へ送られ、そこに蓄積さ
れる。さらに、データバッファ１２に蓄積されたデータ
は、エラー訂正回路１３によりエンコードされてエラー
訂正コードを付加され、変調復調回路１４へ送られる。

そして、この書き込みデータは、変調復調回路１４によ
って変調され、ドライブインタフェース制御回路１５を
介して光ディスクドライブ装置２へ送られる。このとき
、セクタフォーマット制御回路１７によって生成された
書き込みフォーマットもドライブインタフェース制御回
路１５を介して光ディスクドライブ装置２へ送られる。

そして、データの書き込みが行われる。

書き込み動作終了後、データバッファ１２内に保存した
データを利用してベリファイチエツク動作を行う。この
ベリファイチエツク動作によって書き込み異常が発見さ
れれば交替セクタ処理を行う。このベリファイチエツク
の段階では、エラ訂正回路のデコード動作において、実
際のデータ読み取り動作より厳しい条件で欠陥データの
チエツクを行う。

一方、半導体メモリ処理部２０においては、書き込み命
令を第二のホストインタフェース制御回路２１を介して
第二のマイクロプロセッサ２４で受は取り、半導体メモ
リ２２にデータの書き込みを行う。半導体メモリへの書
き込みは通常、使用頻度の高いデータに限られるので、
光ディスクへのデータ書き込み量に比べて半導体メモリ
へのデータ書き込み量は少なくて済む。

ホストシステム１から読み取り命令があった場合、光デ
ィスク処理部１０の第一のマイクロプロセッサ１６では
、書き込み命令があった場合と同様に、ドライブインタ
フェース制御回路１５を介して光ディスクドライブ装置
２に対し光ヘッドを指定されたアドレスの位置へ移動さ
せるように指示する。読み取りデータはドライブインタ
フェース制御回路１５を介してセクタフォーマット制御
回路１７へ送られる。セクタフォーマット制御回路１７
において、読み取りデータのデータ部とアドレス（ＩＤ
）部の認識を行い、さらに、読み取り位置のタイミング
を発生し、このタイミングを変調復調回路１４とエラー
訂正回路１３とへ送る。

読み取りデータは変調復調回路１４において復調される
。そして、エラー訂正回路１３において、読み取りデー
タはエラー訂正コードを利用してエラーの発生位置およ
び誤りパターンが計算され、エラーがあれば訂正される
。エラー訂正されたデータは、データバッファ１２に蓄
積される。エラー訂正後に読み取りデータに誤りがなけ
れば、読み取りデータは第一のホストインタフェース制
御回路１１を介してホストシステム１へ送られる。

また、エラー訂正後に読み取りデータに誤りがあった場
合は、交替セクタ領域に光学ヘッドを移動し、該当セク
タを探索し、該当セクタのデータをホストシステム１へ
送る。

一方、半導体メモリ処理部２０においては、読み取り命
令を第二のホストインタフェース制御回路２１を介して
第二のマイクロプロセッサ２４で受は取り、半導体メモ
リ２２に該当データがあるかどうかを調べる。該当デー
タがあれば、通信制御回路２３を介して第一のマイクロ
プロセッサ１６に対し割り込みをかけ、先ディスクから
の読み取りを中止させる。そして、半導体メモリ２２の
該当データをホストシステム１へ送る。半導体メモリ２
２に該当データがない場合は、第一のマイクロプロセッ
サ１６に割り込みがかかることがなく、第一のマイクロ
プロセッサ１が読み取ったデータを第一のホストインタ
フェース制御回路１１を介してホストシステム１へ送る
。また、この読み取ったデータを今後頻繁に読み取る可
能性がある場合は、このデータを第一のホストインタフ
ェース制御回路１１と第二のホストインクフェース制御
回路２１とを介して半導体メモリ処理部２０側へ送る。

このデータは第二のマイクロプロセッサ２４によって半
導体メモリ２２上に記録される。

以上の読み取り動作を要約すると、ホストシステム１か
らの読み取り命令に対し、第一のマイクロプロセッサ１
６と第二のマイクロプロセッサ２４とが同時にデータの
読み取りと探索とを行う。

そして、該当データを早く見つけた方が優先権を取り、
該当データをホストシステム１へ送る。

通常、半導体メモリの読み出し速度のほうが速いので半
導体メモリに該当データが格納されているときは半導体
メモリからデータが読み出されることになる。これによ
り高速処理が可能になる。

また、この光ディスク処理装置の別の使用方法として、
−命令で光ディスク媒体のデータを大量に半導体メモリ
２２へ転送し、記憶させてから、第二のマイクロプロセ
ッサ２４と半導体メモリ２２とを指定してホストシステ
ム１の命令を高速処理させることもできる。

次に、この発明の第二実施例のブロック図を第２図に示
す。この第二実施例は、上記の第一実施例の光ディスク
処理装置に半導体メモリ２２専用のバックアップ電源２
５を加え、さらに通信制御回路２３の代わりに第一の通
信制御回路１８と第二の通信制御回路２６とを設けたも
のである。第一の通信制御回路１８は第一のマイクロプ
ロセッサ１６に接続している。第二の通信制御回路２６
は、第二のマイクロプロセッサ２４に接続可能であり、
かつ第一の通信制御回路１８に接続している。

第二実施例の基本的な動作は第一実施例のそれと同様で
ある。ただし、バックアップ電源２５を設けているので
、電源を切断しても半導体メモリ２２内のデータは保存
され、二度目の使用からは、半導体メモリ２２ヘアクセ
スする時間だけで高速処理ができる。また、通信制御回
路を先ディスク処理部１０と半導体メモリ処理部２０と
に別々に設けているので、先ディスク処理部１０と半導
体メモリ処理部２０とを分離することもできる。

［発明の効果］ 以上説明したようにこの発明は、光ディスク用の第一の
マイクロプロセッサと半導体メモリ用の第二のマイクロ
プロセッサとを設けて、必要に応じて半導体メモリにも
データを格納できるようにしている。そして、両方のマ
イクロプロセッサ間に通信手段を設けている。データ読
み取り時には、両方のマイクロプロセッサを動作させて
早く読み取った方のデータをホストシステムに送るよう
にしている。これにより、この発明は、次のような効果
がある。

（１）ホストシステムを介在させずに使用頻度の高いデ
ータを光ディスクから半導体メモリに格納することがで
きる。

（２）半導体メモリに格納したデータに関しては、半導
体メモリへのアクセス時間だけでデータの読み取りがで
きる。

（３）ホストシステムからの命令で光ディスク媒体上の
データを半導体メモリに格納することができるので、こ
れをバッテリーバックアップすることで、システムの高
速立ち上げ用プログラムの供給や、データの供給を高速
に行うことができる。

（４）以上の効果により、この発明の光ディスク処理装
置を学習機能付きメモリとして、またはシステム高速立
ち上げ用システムディスクとして使用することができる
。

【図面の簡単な説明】

第１図はこの発明の第一実施例のブロック図、第２図は
第二実施例のブロック図、 第３図は従来の光ディスク処理装置のブロック図である
。 １・・・ホストシステム １０・・・光ディスク処理部 １１・・・第一のホストインタフェース制御回路１６・
・・第一のマイクロプロセッサ １８・・・第一の通信制御回路 ２０・・・半導体メモリ処理部 ２１　・−・・第二のホストインタフェース制御回路２
２・・・半導体メモリ ２３・・・通信制御回路 ２４・・・第二のマイクロプロセッサ ２６・・・第二の通信制御回路

Claims (1)

1. 【特許請求の範囲】 ホストシステムに接続している第一のホストインタフェ
   ース制御回路と、第一のマイクロプロセッサとを有する
   光ディスク処理装置において、前記ホストシステムと前
   記第一のホストインタフェース制御回路とに接続してい
   る第二のホストインタフェース制御回路と、前記ホスト
   システムおよび前記第一のマイクロプロセッサからのデ
   ータを記憶できる半導体メモリと、 前記第二のホストインタフェース制御回路と前記半導体
   メモリの動作を制御する第二のマイクロプロセッサと、 前記第一のマイクロプロセッサと前記第二のマイクロプ
   ロセッサとの間の情報の送受を制御する通信制御回路と
   を有することを特徴とする光ディスク処理装置。