JPH02205914A - 光ディスク処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は記録再生用光ディスク処理装置に関し、特にデ
ータを高速処理する光ディスク処理装置に関する。

〔従来の技術〕

従来の光ディスク処理装置においては、光ディスク媒体
の記憶容量が大きいこと、交換可能媒体であることの理
由により、情報を書き込み後ベリファイ動作を実行し欠
陥のあるセクタに対してはその複数のセクタからなるグ
ループに割り付けた交替セクタ領域へ書き込み、さらに
、自己アドレスと交替先及び交替元アドレスを示すポイ
ンタまたはアドレス・マツプにより、書き込みや読み取
り時のエラー原始セクタに対する交替セクタの割付を行
っていた。

従来例について第２図を参照して説明する。ホストシス
テム２１からの書き込み命令は、ホストインターフェイ
ス制御回路２２を経由して第１マイクロ・ブロモ、す２
９へ入力される。第１マイクロ・プロセッサ２９はトラ
イブイジターフェイス回路２７を通して光ディスクドラ
イブ装置２８ヘヘツドを指定されたアドレスへ移動する
よう指示する。書き込みデータはホストインターフェイ
ス制御回路２２を通してデータ・バッファ回路２４へ蓄
えられる。次にデータ・バッファ回路２４内の書き込み
データはエラー訂正回路２５によりエンコードされ、エ
ラー訂正コードを付加され、変調復調回路２６へ転送さ
れる。セクタ・フォーマット制御回路３０により書き込
みフォーマ、トが生成され、ドライブ・インターフェイ
ス回路２７を経て光ディスク・ドライブ装置２８へ送ら
れる。

書き込み動作実行後はデータ・バッファ回路２５内にデ
ータを保存した状態でベリファイ・チエツク動作を行う
。このベリファイ動作時に異常があれば交替セクタ処理
を行うことになる。

ホストシステムより読み取り命令を受信した場合は書き
込み動作と同様に光ディスク・ドライブ装置２８へ光学
ヘッドの移動を指示する。読み取りデータはドライブ・
インタフェース回路２７を経てセクタ・フォーマット制
御回路３０でデータ部とアドレス（ＩＤ）部の認識がな
され変調復調回路２６により復調される。セクタ・フォ
ーマット制御回路３０は書き込み、読み取り位置等のタ
イミングを発生し変調復調回路２６．エラー訂正回路２
５に送る。読み取りデータはエラー訂正回路に送られ、
エラー訂正コードを利用してエラーの発生位置及び誤り
パターンが計算され、エラーがあれば訂正動作が実行さ
れる。エラー訂正回路２５のデコード動作では書き込み
動作後のベリファイ動作で読み取り動作よりも厳しい条
件で欠陥データのチエツクを行うよう動作する。エラー
訂正後のデータは、−度データ・バッファ回路２４に蓄
えられる。読み取り動作では読み取りデータに誤りがな
ければ、読み取りデータはホストインターフェイス制御
回路２２を通してホストシステム２１へ転送される。エ
ラー訂正後の読み取りデータに誤りがある場合は交替セ
クタ領域へ光学ヘッドを移動し該当セクタを探索し、該
当セ、クタのデータをホストシステムへ転送する。

書き込み動作後のベリファイ動作にてエラーを検出した
場合は交替セクタ領域へ交替書き込み処理を実行する。

〔発明が解決しようとする課題〕

上述した従来の光ディスク処理装置では、交替先アドレ
ス、交替元アドレスを示すポインタをデータ部に付加し
て書き込む方法で不良セクタの交替処理を実行し、欠陥
原始セクタと交替セクタの関係を交替情報マツプ領域に
書き込む方法が採られており、光ディスク媒体に欠陥が
多いと、処理時間が大きいという欠点があった。特に光
ヘッドは磁気ヘッドに比較して重量が大きいため、磁気
ディスク以上の高速シークは不可能であり、光ディスク
処理装置はドライブ装置のアクセスを待ち合わせてデー
タ処理を行い高速処理が出来ないという欠点もあった。

〔課題を解決するための手段〕

本発明の光ディスク処理装置は、ホストインターフェイ
ス制御装置とデータ・バッファ装置と、エラー訂正装置
と、変調復調装置と、ドライブ・インターフェイス制御
装置と、セクタ・フォーマット制御装置と、第１マイク
ロ・プロセッサとを持ち、エラー訂正コードを付加し、
光ディスク媒体上にインタリーブを施してデータを配列
し、バースト誤りを訂正する光ディスク処理装置におい
て、さらにバス・セレクタ装置と、半導体メモリ装置と
、第２マイクロ・プロセッサを持ち、ホストシステムか
らの読み取り命令に対して、第１マイクロ・プロセッサ
で光ディスク装置からのデータ読み取り実行時に第２マ
イクロ・プロセッサでその読み取りデータを半導体メモ
リに書き込み実行し、また、第１マイクロ・プロセッサ
で光ディスク媒体に書き込み動作を実行時に第２マイク
ロ・プロセッサでその書き込みデータを半導体メモリに
書き込みを行い、次のホストシステムからの読み取り命
令に対して、第１マイクロ・プロセッサは光ディスク媒
体からのデータ読み取りを実行し、第二マイク四・プロ
セッサは半導体メモリのデータを探索し、どちらか速く
データを読み取ったマイクロ・プロセッサがホストシス
テムにデータを転送することにより、高速処理を可能と
している。

〔実施例〕

次に、本発明の実施例を図面を参照して説明する。第１
図は本発明の実施例の光ディスク処理装置のブロック構
成を示す図である。第２図は従来の光ディスク処理装置
のブロック構成を示す図である。

本発明の一実施例について第１図を参照して説明する。

まず、第２図に示す従来の光ディスク処理装置と比較す
ると第１図に示す本発明は、バス・セレクタ回路と、第
２マイクロ・プロセッサと半導体メモリとバッテリー・
バックアップ１３が追加されている。

ホストシステム１と光ディスクドライブ８とをつなぐ制
御装置は以下の構成になっている。

ホストインターフェイス回路２．バスセレクタ回路３．
データバッファ回路４．エラー訂正回路５、変調復調回
路６．ドライブインターフェイス回路７は、データ信号
によって直列に接続されており、特にパスセレクタ回路
３からは半導体メモリ回路１１にもデータ信号線で接続
されている。

一方、制御バスは制御回路である第１マイクロ・プロセ
ッサ９と、第２マイクロ・プロセッサ１２と、セクタ制
御回路１０とが、及び被制御回路である前記ホストイン
ターフェイス回路２からドライブインターフェイス回路
７までの直列に接続されたブロックに、それぞれ接続さ
れている。

ただし、半導体メモリ回路１１は第２マイクロ・プロセ
ッサ１２のみに制御され、一方策１マイクロプロセッサ
は主に光ディスクの処理に関与する。

ホストシステム１からの書き込み命令はホストインター
フェイス制御回路２を経由して第１マイクロ・プロセ゛
ツサ９へ入力される。第１マイクロ・プロセッサ９はド
ライブインターフェイス回路７を通して光ディスク・ド
ライブ装置８ヘヘツドを指定されたアドレスへ移動する
よう指示する。

次に第１マイクロ・プロセッサ９は書き込みデータを受
信すべく、バス・セレクタ回路−３のＶスを選択する。

書き込みデータはホストインターフェイス制御回路２．
バス・セレクタ回路３を通してデータ・バッファ回路４
へ蓄えられる。次にデータ・バッファ回路４内の書き込
みデータはエラー訂正回路５によりエンコードされ、エ
ラー訂正コードを付加され、変調復調回路６へ転送され
る。

セクタ・フォーマット制御回路１０により書き込みフォ
ーマットが生成され、ドライブ・インターフェイス回路
７を経て光ディスク・ドライブ装置８へ送られる。

書き込み動作実行後はデータ・バッファ回路５内にデー
タを保存した状態でベリファイ・チエツク動作を行う。

このベリファイ動作時に異常があれば交替セクタ処理を
行うことになる。

ホストシステムより読み取り命令を受信した場合は書き
込み動作と同様に光ディスク・ドライブ装置８へ光学ヘ
ッドの移動を指示する。読み取りデータはドライブ・イ
ンターフェイス回路７を経てセクタ・フォーマット制御
回路１０でデータ部とアドレス（ＩＤ）部の認識がなさ
れ変調復調回路６により復調される。セクタ・フォーマ
ット制御回路１０は書き込み、読み取り位置等のタイミ
ングを発生し変調復調回路６．エラー訂正回路５に送る
。読み取りデータはエラー訂正回路に送られ、エラー訂
正コードを利用してエラーの発生位置及び誤りパターン
が計算され、エラーがあれば訂正動作が実行される。エ
ラー訂正回路５のデコード動作では書き込み動作後のベ
リファイ動作で読み取り動作よりも厳しい条件で欠陥デ
ータのチエツクを行うよう動作する。エラー訂正後のデ
ータは、−度データ・バッファ回路４に蓄えられる。読
み取り動作では読み取りデータに誤りがなければ、読み
取りデータはバス・セレクタ回路３、ホストインターフ
ェイス制御回路２を通してホストシステム１へ転送され
る。エラー訂正後の読み取りデータに誤りがある場合は
交替セクタ領域へ光学ヘッドを移動し該当セクタを探索
し、該当セクタのデータをホストシステムへ転送する。

書き込み動作後のベリファイ動作にてエラ、−・を検出
した場合は交替セクタ領域へ交替書き込み処理を実行す
る。

一方、第２マイクロ・プロセッサ１２は、上記バス・セ
レクタ回路３に半導体メモリ１１を接続し、第１マイク
ロ・プロセッサ９で書き込み動作を実行する場合には同
一の命令に対して半導体メモリ１１にデータの書き込み
を行う。また、第１マイクロ・プロセッサで読み取り動
作を実行する場合は、第２マイクロ・プロセッサ１２は
半導体メモリ内に該当データがあるかを調査し、該当デ
ータがあれば、第１マイクロ・プロセッサ９に割り込み
をかけ、半導体メモリ上のデータを第１マイクロ・プロ
セッサ９に代わってホストシステムに転送する。この場
合は第１マイクロ・プロセッサは光ディスク媒体からの
読み取りを中止する。第２マイクロ・プロセッサで半導
体ディスクに該当データが見つからない場合は、第１マ
イクロ・プロセッサで読み出されたデータをバス・セレ
クタ回路を通して、第２マイクロ・プロセッサ自身によ
り、半導体メモリ上に同一データを記録する。

以上の動作により、ホストシステムからの読み取り命令
に対して、第１．第２マイクロ・プロセッサが同５時に
データの読み取りと探索を行い、速く該当データを見つ
けたマイクロ・プロセッサが優先権を取り、ホスト・シ
ステムへデータを転送することにより、高速な処理が可
能となる。

また、別の使用方法として、−命令で光ディスク媒体上
のデータを大量に半導体メモリに転送してから、第２マ
イクロ・プロセッサと半導体メモリのみを指定して高速
処理を可能とすることもできる。

さらに、半導体メモリに対してバッテリー・バックアッ
プすることにより、電源を切断しても半導体メモリ内の
データを保存でき、二度目の使用からはほとんど半導体
メモリへのアクセス時間で高速処理が可能となる。

これら処理方法は、上記の構成に従がって各マイクロ・
プロセッサのファームウェアを設定スることによって実
施可能である。

〔発明の効果〕

以上説明したように本発明は光ディスク処理装置内のデ
ータ・バスに半導体メモリと第２マイクロプロセツサを
バス・セレクタ回路を介して接続し、第１マイクマプロ
セツサと第２マイクロプロセツサの間で通信手段を設け
ること、及び第２マイクロプロセツサが必要に応じて命
令の解読及びデータのメモリ格納、データの転送起動を
行う゛ことにより、ホストシステムが介在することなし
に使用頻度の高いデータを半導体メモリに常時格納可能
となり、既取扱いデータに対して半導体メモリへのアク
セス時間でデータの読み取りが可能となる。また、別の
使用方法としてホストシステムからの一命令で光ディス
ク媒体上のデータを半導体メモリに格納することができ
、これをバッテリー・バックアップすることでシステム
の高速立ち上げ用プログラムの供給や、データの供給に
使用することができる。従って、学習機能付きメモリま
たはシステム高速立ち上げ用システムディスクとして使
用可能な光ディスク処理装置を提供できる効果がある。

【図面の簡単な説明】

第１図は本発明の実施例の光ディスク処理装置のブロッ
ク構成を示す図、第２図は従来の光ディスク処理装置の
ブロック構成を示す図である。 １・・・・・・ホストシステム、２・・・・・・ホスト
・インターフェイス制御回路、３・・・・・・バス・セ
レクタ回路、４・・・・・・データ・バッファ、５・・
・・・・エラー訂正回路、６・・・・・・変調復調回路
、７・・・・・・ドライブ・インターフェイス制御回路
、８・・・・・・光ディスク・ドライブ装置、９・・・
・・・第１マイクロ・プロセッサ、１０・・・・・・セ
クタ・フォーマット制御回路、１１・・・・・・半導体
メモリ回路、１２・・・・・・第２マイクロ・プロセッ
サ、１３・・・・・・バッテリー・バックアップ。 代理人　弁理士　　内　原　　　晋

Claims (3)

【特許請求の範囲】
1. （１）円板状の記憶媒体に対し、情報の記録再生を光学
   的手段で行なう光ディスク処理装置において、制御バス
   を共有する第１のマイクロ・プロセッサと、第２のマイ
   クロ・プロセッサとを有し、この第１のマイクロ・プロ
   セッサは前記円板状の記憶媒体に対する情報の記録再生
   を行ない、前記第２のマイクロ・プロセッサは、前記記
   憶媒体と独立した記憶手段に対し、情報の記録再生を行
   なうことを特徴とする光ディスク処理装置。
2. （２）前記記憶手段が半導体メモリであることを特徴と
   する請求項（１）記載の光ディスク処理装置。
3. （３）前記半導体メモリに対してバッテリー・バックア
   ップを付加したことを特徴とする請求項（２）記載の光
   ディスク処理装置。