JPH03165134A - クロック選択切り替え方式 - Google Patents
クロック選択切り替え方式Info
- Publication number
- JPH03165134A JPH03165134A JP1303218A JP30321889A JPH03165134A JP H03165134 A JPH03165134 A JP H03165134A JP 1303218 A JP1303218 A JP 1303218A JP 30321889 A JP30321889 A JP 30321889A JP H03165134 A JPH03165134 A JP H03165134A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- switching
- alarm
- clock input
- systems
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 claims description 4
- 238000001514 detection method Methods 0.000 abstract description 11
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 230000002401 inhibitory effect Effects 0.000 abstract 3
- 238000011084 recovery Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000005764 inhibitory process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010187 selection method Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデジタル伝送装置等のクロック併給系において
、２系統のクロック源を持ち、クロックを使用する０１
１１でどちらか片方の糸を選択し現用系として用い非選
択の系を予備系とする、１＋１冗長構成のクロック供給
系の内、特にクロックを使用するシステムが複数存在す
る場合のクロック選択切り替え方式に関するものである
。
、２系統のクロック源を持ち、クロックを使用する０１
１１でどちらか片方の糸を選択し現用系として用い非選
択の系を予備系とする、１＋１冗長構成のクロック供給
系の内、特にクロックを使用するシステムが複数存在す
る場合のクロック選択切り替え方式に関するものである
。
従来のクロック選択切り替え方式の一例を第３図に示し
説明する。
説明する。
図において、２１は０系クロツク入力断警報、２２は１
系クロツク入力断警報である。２３はこの０系クロツク
入力断警報２１と１系クロツク入力断警報２２を入力と
する両系警報発生検出回路、２４は切り替え制御回路、
２５はＯ系クロック入力断警報入力端子、２６は１系ク
ロック人力断警報入力端子、２Ｔは切り替え禁止入力端
子、２８はクロック選択制御出力端子で、これらはクロ
ック選択切替制御部２９を構成している。３０はクロッ
ク選択制御出力である。
系クロツク入力断警報である。２３はこの０系クロツク
入力断警報２１と１系クロツク入力断警報２２を入力と
する両系警報発生検出回路、２４は切り替え制御回路、
２５はＯ系クロック入力断警報入力端子、２６は１系ク
ロック人力断警報入力端子、２Ｔは切り替え禁止入力端
子、２８はクロック選択制御出力端子で、これらはクロ
ック選択切替制御部２９を構成している。３０はクロッ
ク選択制御出力である。
３１はクロック断検出回路、３２はクロンク切替回路で
、これらはクロック選択切替部３３を構成している。
、これらはクロック選択切替部３３を構成している。
そして、従来のクロック選択切り替え方式は、この第３
図に示すように、クロックを使用する各システム側でＯ
系と１系の２系統のクロック入力に対してそれぞれ入力
断警報を発生するクロック検出回路である両系警報発生
検出回路２３金持ち、さらに複数のシステムのクロック
入力断警報をＯ系／１系毎に論理和（ＯＲ）した結果に
よりクロック選択切り替えを行う、すなわち、１つ以上
のシステムにおいて現用系のクロック入力断が生じ予備
系が正常である場合に予備系選択に切り替えることに工
す、システム内のクロックの信頼性を確保していた。ま
た、両系のクロック断状態においては不敬な切り替えを
起こさないよう、クロック選択切り替えを禁止する機能
を有していた。
図に示すように、クロックを使用する各システム側でＯ
系と１系の２系統のクロック入力に対してそれぞれ入力
断警報を発生するクロック検出回路である両系警報発生
検出回路２３金持ち、さらに複数のシステムのクロック
入力断警報をＯ系／１系毎に論理和（ＯＲ）した結果に
よりクロック選択切り替えを行う、すなわち、１つ以上
のシステムにおいて現用系のクロック入力断が生じ予備
系が正常である場合に予備系選択に切り替えることに工
す、システム内のクロックの信頼性を確保していた。ま
た、両系のクロック断状態においては不敬な切り替えを
起こさないよう、クロック選択切り替えを禁止する機能
を有していた。
上述した従来のクロック選択切り替え方式では、０系と
１系の両系のクロック断状態におけるクロック選択切り
替えを禁止する機能を有してはいるが、両系の１／＃報
発生タイミングは完全に一致することは無く、僅かに「
ずれ」を持っているため先に発生した警報が現用系の場
合、−時的に「現用系のクロック断、予備系正常」の状
態となり、クロック選択切り替えが起こってしまう、す
なわち、１部のシステムへのクロック供給０Ｎ１０ＦＦ
によって発生するクロック入力断警報あるいは１部のシ
ステムへの電源供給０Ｎ１０ＦＦによって発生する瞬間
的なりロック入力断状態に：って両系にクロック入力断
警報が発生する場合、とくに複数のシステムのクロック
選択切り替えを同時に行う場合には、複数のシステムの
クロック入力断警報を論理和（ＯＲ）した結果によって
クロック選択切り替えを行うため、不必要な切り替えに
よって正常なシステムが影＃を受けるという課題があっ
た。
１系の両系のクロック断状態におけるクロック選択切り
替えを禁止する機能を有してはいるが、両系の１／＃報
発生タイミングは完全に一致することは無く、僅かに「
ずれ」を持っているため先に発生した警報が現用系の場
合、−時的に「現用系のクロック断、予備系正常」の状
態となり、クロック選択切り替えが起こってしまう、す
なわち、１部のシステムへのクロック供給０Ｎ１０ＦＦ
によって発生するクロック入力断警報あるいは１部のシ
ステムへの電源供給０Ｎ１０ＦＦによって発生する瞬間
的なりロック入力断状態に：って両系にクロック入力断
警報が発生する場合、とくに複数のシステムのクロック
選択切り替えを同時に行う場合には、複数のシステムの
クロック入力断警報を論理和（ＯＲ）した結果によって
クロック選択切り替えを行うため、不必要な切り替えに
よって正常なシステムが影＃を受けるという課題があっ
た。
本発明のクロック選択切り替え方式は、デジタル伝送装
置等の１＋１冗長構成のクロック供給系において、現用
糸のクロック入力断が生じ予備系が正常である場合に予
備系選択に切り替える手段と、０系／１系の両系におい
てクロック入力断が生じた場合に上記切り替えを禁止す
る手段と、上記Ｏ系／１系のどちらか片側のみでクロッ
ク入力断発生後一定時間内は切り替えを禁止する手段を
備えてなるものである。
置等の１＋１冗長構成のクロック供給系において、現用
糸のクロック入力断が生じ予備系が正常である場合に予
備系選択に切り替える手段と、０系／１系の両系におい
てクロック入力断が生じた場合に上記切り替えを禁止す
る手段と、上記Ｏ系／１系のどちらか片側のみでクロッ
ク入力断発生後一定時間内は切り替えを禁止する手段を
備えてなるものである。
本発明においては、１部のシステムへのクロック供給０
Ｎ１０ＦＦによって発生するクロック入力断警報あるい
は１部のシステムへの電源供給０Ｎ１０ＦＦＫよって発
生する瞬間的々クロック入力断状態によって両系にりσ
ンク入力断青報力；発生する場合、特に現用系の警報が
先に発生した場合、−時的に［現用系のクロック断、予
備系正常」の状態となることによる有害なりロック選択
切り替えを抑圧する。
Ｎ１０ＦＦによって発生するクロック入力断警報あるい
は１部のシステムへの電源供給０Ｎ１０ＦＦＫよって発
生する瞬間的々クロック入力断状態によって両系にりσ
ンク入力断青報力；発生する場合、特に現用系の警報が
先に発生した場合、−時的に［現用系のクロック断、予
備系正常」の状態となることによる有害なりロック選択
切り替えを抑圧する。
以下、図面に基づき本発明の実施例を詳却！に説明する
。
。
第１図は本発明によるクロック選択切り替え方式の一実
施例を示すブロック図で、装置のクロック供給系のうち
、クロック選択切り替え制御部およびクロック選択切り
替え部を示したものである。
施例を示すブロック図で、装置のクロック供給系のうち
、クロック選択切り替え制御部およびクロック選択切り
替え部を示したものである。
図において、１はＯ系りロック人力断責報、２け１系ク
ロンク入力断Ｙ報、３はこの０系クロツク入力断警報１
と１系クロツク入力断警報２を入力とする両系警報発生
検出回路、４は０系クロンク入力断警報１と１系クロツ
ク入力断警報２を入力とする排他的論理和回路、５は切
り替え制御回路である。そして、０系クロツク入力断警
報１と１系クロツク入力断警報２は、両系警報発生検出
回路３と排他的論理和回路４および切り替え制御回路５
にマルチ接続される。また、両系警報発生検出回路３の
出力は切り替え制御回路５の切り替え禁止入力端子９に
接続される。一方、排他的論理和回路４の出力は切り替
え保護タイマー回路６を通して切り替え制御回路５の切
り替え禁止入力端子１０に接続される。ＷＯＲけワイア
ードＯＲである。
ロンク入力断Ｙ報、３はこの０系クロツク入力断警報１
と１系クロツク入力断警報２を入力とする両系警報発生
検出回路、４は０系クロンク入力断警報１と１系クロツ
ク入力断警報２を入力とする排他的論理和回路、５は切
り替え制御回路である。そして、０系クロツク入力断警
報１と１系クロツク入力断警報２は、両系警報発生検出
回路３と排他的論理和回路４および切り替え制御回路５
にマルチ接続される。また、両系警報発生検出回路３の
出力は切り替え制御回路５の切り替え禁止入力端子９に
接続される。一方、排他的論理和回路４の出力は切り替
え保護タイマー回路６を通して切り替え制御回路５の切
り替え禁止入力端子１０に接続される。ＷＯＲけワイア
ードＯＲである。
そして、この切り替え制御回路５は現用系のクロック入
力断が生じ予備系が正常である場合に予備系選択に切り
替える手段を構成し、また、両系警報発生検出回路３と
切り替え制列：回路５は、０系／１系の両系においてク
ロック入力断が生じた場合に上記切り替えを禁止する手
段を構成し、さらに、排他的論理和回路４と切り替え制
御回路５および切り替え保護タイマー回路６は、０系／
ｌ系のどちらか片側のみでクロック入力断発生後−定時
間内は切り替えを禁止する手段を構成している。
力断が生じ予備系が正常である場合に予備系選択に切り
替える手段を構成し、また、両系警報発生検出回路３と
切り替え制列：回路５は、０系／１系の両系においてク
ロック入力断が生じた場合に上記切り替えを禁止する手
段を構成し、さらに、排他的論理和回路４と切り替え制
御回路５および切り替え保護タイマー回路６は、０系／
ｌ系のどちらか片側のみでクロック入力断発生後−定時
間内は切り替えを禁止する手段を構成している。
γは０系クロツク入力断警報入力端子、８はｌ系クロッ
ク入力断警報入力端子、１１はクロック選択制御出力端
子、１２はクロック選択切替制御部、１３はクロック選
択制御出力である。
ク入力断警報入力端子、１１はクロック選択制御出力端
子、１２はクロック選択切替制御部、１３はクロック選
択制御出力である。
１４はクロック断検出回路、１５はクロック切り替え回
路で、これらはクロック選択切替部１６を構成している
。
路で、これらはクロック選択切替部１６を構成している
。
第２図は第１図の動作説明に供するタイムチャートで、
本発明の実施例の動作タイミングを表わしたものである
。ここでは、初期状態として０系選択の場合を考える。
本発明の実施例の動作タイミングを表わしたものである
。ここでは、初期状態として０系選択の場合を考える。
この第２図において、（ａ）は両系発生（保護のかかる
場合を示したものであり、（ｂ）は両系発生（保護のか
からない場合）、（ｅ）は両系断→両系回復（保護のか
力・る場合）、（ｄ）は両系断→両系回復（保護のかか
らない場合）を示したものである。
場合を示したものであり、（ｂ）は両系発生（保護のか
からない場合）、（ｅ）は両系断→両系回復（保護のか
力・る場合）、（ｄ）は両系断→両系回復（保護のかか
らない場合）を示したものである。
そして、■、■、■、■〜■はそれぞれ第１図の１．２
．３，４．７〜１１に対応する。
．３，４．７〜１１に対応する。
つぎに第１図に示す実施例の動作を第２図を参照して説
明する。
明する。
まず、初めにシステム側の電源断等によって両系にクロ
ック入力断警報が発生する場合、とくに両系の警報発生
タイミングのずれのため一時的に［現用系のクロック断
、予備系正常」の状態となる場合を考える。
ック入力断警報が発生する場合、とくに両系の警報発生
タイミングのずれのため一時的に［現用系のクロック断
、予備系正常」の状態となる場合を考える。
θ系のみにクロック断が起きると排他的論理和回路４の
出力が「０」から「ｌ」とな９、切り替え保護タイマー
６が起動する。このとき切り替え保護タイマー回路６の
出力は「０」から「ｌ」となシ、切り替え制御回路５の
切り替え動作を禁止状態にし、一定時間後に１０」に戻
る。
出力が「０」から「ｌ」とな９、切り替え保護タイマー
６が起動する。このとき切り替え保護タイマー回路６の
出力は「０」から「ｌ」となシ、切り替え制御回路５の
切り替え動作を禁止状態にし、一定時間後に１０」に戻
る。
そして、この一定時間の間に１系（予備系）の警報が発
生すれば、両系警報発生検出回路３の出力が「１」とな
シ、Ｏ系／ｌ系同時警報と認識し切り替え保護タイマー
回路６の復帰後も引続いて切り替え制御回路５の切り替
え動作を禁止するＣ第２図（ａ）参照）。
生すれば、両系警報発生検出回路３の出力が「１」とな
シ、Ｏ系／ｌ系同時警報と認識し切り替え保護タイマー
回路６の復帰後も引続いて切り替え制御回路５の切り替
え動作を禁止するＣ第２図（ａ）参照）。
一方、切り替え保護タイマー回路６の動作中に１系（予
備系）の警報が発生しなかった場合には０系（現用系）
の警報が即独で発生したと認識し、切り替え保護タイマ
ー回路６の復帰と同時に切り替え制御回路５の切り替え
動作が起こる（第２図（ｂ）参照）。
備系）の警報が発生しなかった場合には０系（現用系）
の警報が即独で発生したと認識し、切り替え保護タイマ
ー回路６の復帰と同時に切り替え制御回路５の切り替え
動作が起こる（第２図（ｂ）参照）。
つぎに、システム側の電源ＯＮ等によって両系で発生し
ていたクロック入力断警報が回復する場合、とくに両系
の警報回復タイミングのずれのため一時的に［現用系の
クロック断、予備系正常」の状態となる場合を考える。
ていたクロック入力断警報が回復する場合、とくに両系
の警報回復タイミングのずれのため一時的に［現用系の
クロック断、予備系正常」の状態となる場合を考える。
両系同時発生のため切り替え禁止となった状態力・ら、
１系（予備系）の警報が先に回復し、０系のみにクロッ
ク断が起きると排他的論理和回路４の出力が「０−１か
ら１１」となね、前述の場合と同様に切り替え保護タイ
マー回路６が起動する。このとき切り替スタ護タイマー
回路６の出力け「Ｏ−１から「１」となり、切り替え制
御１回路５の切り替え動作を禁止状態にし、一定時間後
に「０」に戻る。
１系（予備系）の警報が先に回復し、０系のみにクロッ
ク断が起きると排他的論理和回路４の出力が「０−１か
ら１１」となね、前述の場合と同様に切り替え保護タイ
マー回路６が起動する。このとき切り替スタ護タイマー
回路６の出力け「Ｏ−１から「１」となり、切り替え制
御１回路５の切り替え動作を禁止状態にし、一定時間後
に「０」に戻る。
この一定時間の間に１系（予備系）の警報が回復すれば
、０系／１系同時回復と認識し切り替え保護タイマー回
路６の復帰後初期状態に戻る（第２図（ｃ）参照）。
、０系／１系同時回復と認識し切り替え保護タイマー回
路６の復帰後初期状態に戻る（第２図（ｃ）参照）。
一方、切り替え保護タイマー回路６の動作中に１系（予
備系）の警報が回復しなかった場合には０系（現用系）
の警報が単独で発生したと認識し、切り替え保護タイマ
ー回路６の復帰と同時に切り替え制御回路５の切り替え
動作が起こる（第２図（ｄ）参照）。
備系）の警報が回復しなかった場合には０系（現用系）
の警報が単独で発生したと認識し、切り替え保護タイマ
ー回路６の復帰と同時に切り替え制御回路５の切り替え
動作が起こる（第２図（ｄ）参照）。
以上説明したように本発明は、デジタル伝送装置等の１
＋１冗長構成のクロック供給系の内、特にクロックを使
用するシステムが複数存在する場合のクロック選択方式
において、現用系のクロック入力断が生じ予備系が正常
である場合に予備系選択に切り替える手段、Ｏ系／１系
の両系においてクロック入力断が生じた場合に上記切り
替えを禁止する手段ならびに０系／１系のどちらか片側
のみでクロック入力断発生後一定時間内は切り替えを禁
止する手段を有することにより、１部のシステムへのク
ロック供給０Ｎ１０ＦＦによって発生するクロンク入力
断警報あるいは１部のシステムへの電源供給０Ｎ１０Ｆ
Ｆ Ｋ工っで発生する瞬間的なりσンク入力断状態に：
つで両系にりσンク入力断警報が発生する場合、特に現
用系の警報が先に発生した場合、−時的に「現用系のク
ロツク断、予備系正常」の状態となることによる有害な
りロック選択切り替えを抑圧することができる効果があ
る。
＋１冗長構成のクロック供給系の内、特にクロックを使
用するシステムが複数存在する場合のクロック選択方式
において、現用系のクロック入力断が生じ予備系が正常
である場合に予備系選択に切り替える手段、Ｏ系／１系
の両系においてクロック入力断が生じた場合に上記切り
替えを禁止する手段ならびに０系／１系のどちらか片側
のみでクロック入力断発生後一定時間内は切り替えを禁
止する手段を有することにより、１部のシステムへのク
ロック供給０Ｎ１０ＦＦによって発生するクロンク入力
断警報あるいは１部のシステムへの電源供給０Ｎ１０Ｆ
Ｆ Ｋ工っで発生する瞬間的なりσンク入力断状態に：
つで両系にりσンク入力断警報が発生する場合、特に現
用系の警報が先に発生した場合、−時的に「現用系のク
ロツク断、予備系正常」の状態となることによる有害な
りロック選択切り替えを抑圧することができる効果があ
る。
第１図は本発明によるり「ゴンク選択切り替え方式の一
実施例を示すブロック図、第２図は第１図の動作説明に
供するタイムチャート、第３図は従来のクロック選択切
り替え方式の一例を示すブロック図である。 １・・・・Ｏ系クロック入力断警報、２・・・・１系ク
ロツク入力断警報、３・・・・両系警報発生検出回路、
４・・・・排他的論理和回路、５・切り替え制御回路、 ・切り替え 保護タイマー回路。
実施例を示すブロック図、第２図は第１図の動作説明に
供するタイムチャート、第３図は従来のクロック選択切
り替え方式の一例を示すブロック図である。 １・・・・Ｏ系クロック入力断警報、２・・・・１系ク
ロツク入力断警報、３・・・・両系警報発生検出回路、
４・・・・排他的論理和回路、５・切り替え制御回路、 ・切り替え 保護タイマー回路。
Claims (1)
- デジタル伝送装置等の１＋１冗長構成のクロック供給系
において、現用系のクロック入力断が生じ予備系が正常
である場合に予備系選択に切り替える手段と、０系／１
系の両系においてクロック入力断が生じた場合に前記切
り替えを禁止する手段と、前記０系／１系のどちらか片
側のみでクロック入力断発生後一定時間内は切り替えを
禁止する手段を備えてなることを特徴とするクロック選
択切り替え方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1303218A JPH0666767B2 (ja) | 1989-11-24 | 1989-11-24 | クロック選択切り替え方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1303218A JPH0666767B2 (ja) | 1989-11-24 | 1989-11-24 | クロック選択切り替え方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03165134A true JPH03165134A (ja) | 1991-07-17 |
| JPH0666767B2 JPH0666767B2 (ja) | 1994-08-24 |
Family
ID=17918301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1303218A Expired - Lifetime JPH0666767B2 (ja) | 1989-11-24 | 1989-11-24 | クロック選択切り替え方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0666767B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54128644A (en) * | 1978-03-29 | 1979-10-05 | Nec Corp | Clock selection circuit |
| JPS60213123A (ja) * | 1984-04-06 | 1985-10-25 | Fujitsu Ltd | クロツク無瞬断切替回路 |
-
1989
- 1989-11-24 JP JP1303218A patent/JPH0666767B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54128644A (en) * | 1978-03-29 | 1979-10-05 | Nec Corp | Clock selection circuit |
| JPS60213123A (ja) * | 1984-04-06 | 1985-10-25 | Fujitsu Ltd | クロツク無瞬断切替回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0666767B2 (ja) | 1994-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0529171B2 (ja) | ||
| JPH0778039A (ja) | クロック選択制御方式 | |
| JPH03165134A (ja) | クロック選択切り替え方式 | |
| JP2606107B2 (ja) | プロセッサ冗長化方式 | |
| KR100825458B1 (ko) | 기지국 제어장치 망동기 보드 이중화를 위한 이중화 보드장치 | |
| JPS5832420B2 (ja) | プログラム制御電子装置 | |
| KR19990009341A (ko) | 수시 절체 방지기능이 있는 이중화 모듈 및 이중화 구조를 갖는 통신 시스템의 수시절체 방지방법 | |
| JP3396946B2 (ja) | ２重化システムにおける切り替え装置 | |
| JP3141746B2 (ja) | 二重化制御装置 | |
| JPH04156642A (ja) | 切り替え制御回路 | |
| JPH04197022A (ja) | 搬送保護継電装置の伝送ルート切換回路 | |
| JPS60259026A (ja) | Ｎ：１の現用予備装置における自動切替方法 | |
| JPH04134943A (ja) | クロック供給装置 | |
| JP2508606B2 (ja) | 二重化装置 | |
| KR0146966B1 (ko) | 링 발생기의 혼합 이중화방법 | |
| JPH0380303A (ja) | 二重化装置 | |
| JPS63269234A (ja) | 系統切替装置 | |
| JPH0537424A (ja) | 現用・予備切替制御方式 | |
| JPH05136768A (ja) | 位相同期監視付きクロツク切替方式 | |
| JPH04140847A (ja) | 二重化切替方式 | |
| JPH0744557B2 (ja) | ループ障害処理方式 | |
| JPH03101416A (ja) | クロック供給切替回路 | |
| JPS58107965A (ja) | システム構成方式 | |
| JPH01312637A (ja) | プロセッサ暴走検出制御方式 | |
| JPH0427743B2 (ja) |