JPH03166746A - 半導体チップの位置規正方法 - Google Patents

半導体チップの位置規正方法

Info

Publication number
JPH03166746A
JPH03166746A JP1307315A JP30731589A JPH03166746A JP H03166746 A JPH03166746 A JP H03166746A JP 1307315 A JP1307315 A JP 1307315A JP 30731589 A JP30731589 A JP 30731589A JP H03166746 A JPH03166746 A JP H03166746A
Authority
JP
Japan
Prior art keywords
chip
semiconductor chip
jig
pressing
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1307315A
Other languages
English (en)
Other versions
JP2641574B2 (ja
Inventor
Kazuhiko Tsubaki
椿 和彦
Makoto Takeuchi
誠 竹内
Hideaki Nagura
名倉 英明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP1307315A priority Critical patent/JP2641574B2/ja
Publication of JPH03166746A publication Critical patent/JPH03166746A/ja
Application granted granted Critical
Publication of JP2641574B2 publication Critical patent/JP2641574B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体装置の組立工程に関し、特に位置規正
基台上で半導体チップを二方向から押して位置規正を行
う規正方法に関する。
従来の技術 リードフレームの所望位置に半導体チ・ツプを接着する
にあたり、位置規正基台を設け、そこで正確に位置規正
した後、リードフレーム上に搭載することは公知である
。この位置規正基台上には、半導体チップの正確な指定
位置があり、その指定位置に来るよう半導体チップの対
角線上の2方向からチップの側面を位置規正治具で押し
ながら位置規正している。
一般に半導体装置の組立て工程では半導体チップの位置
規正方法がよく使用される。例えば、リードフレーム上
へ半導体チップを搭載するグイボンド工程や、フィルム
キアリア法における半導体チップ上の金突起電極とリー
ドとの接合工程においては、正確に半導体チップの位置
を決めることが要求される場合がある。
以下に従来の半導体チップの位置規正方法について説明
する。第2図(a)および(b)は従来の半導体チップ
の位置規正方法で使用する規正治具および半導体チップ
の平面図およびそれらの断面図である。
まず、基台(第2図では省略)上に半導体チップ1を載
せる。次に規正治具22を3で示す方向に移動させて半
導体チップ1をもう一方の規正治具(第2図では省略〉
に押し当てることにより基台上の所定位置に前記半導体
チップをもってくることができる。従来の半導体チップ
の位置規正方法に使用する規正治具では、第2図(b)
に示すようにその押しつけ面24は直角に加工されてい
た。
また一般に半導体基板から劈開を利用して個々の半導体
チップに分割した場合、第2図(b)に示すように前記
チップの側面5は主面とは角度αで交わることになる。
たとえば、半導体基板が面指数(1 1 1)のシリコ
ン単結晶基板の場合、角度αは57.5゜となる。
発明が解決しようとする課題 しかしながら、上記の従来の構成で半導体チップの位置
規正を行う場合には、劈開を利用して分割された個々の
半導体チップの鋭角をなすチップ端部と規正治具の押し
つけ面が当たるため前記半導体チップのチップ端部が欠
けるという問題点を有していた。
本発明は上記従来の問題点を解決するもので、鋭角をな
すチップ端部を有する半導体チップの位置規正を容易に
実施しうる半導体チップの位置規正方法を提供すること
を目的とする。
課題を解決するための手段 この目的を達成するために本発明の半導体チップの位置
規正方法は、半導体チップの側面と平行に加工した押し
つけ面を有する規正治具を使用し、その規正治具で半導
体チップを押すことにより基台上で前記チップの位置を
規正するものである。
作用 この構成によって、規正治具で半導体チップを押す際、
前記チップ側面と規正治具の面との接触面積が大きくな
り、位置規正時の押しつけ荷重を低減することができる
実施例 以下本発明の一実施例について、図面を参照しながら説
明する。第1図は、本発明の一実施例における半導体チ
ップの位置規正方法で使用する規正治具および半導体チ
ップの平面図およびそれらの断面図である。
第1図(a)に示すように、基台(第1図では省略)上
にL字形状の規正治具2を半導体チップ1の対角線の延
長線上に前記半導体チップを挟むようにして配置する。
このような配置で規正治具2を3で示す移動方向に移動
させ、半導体チップ1をもう一方の規正治具(図では省
略)に押しつける。一般に劈開を利用して半導体基板か
ら個々の半導体チップに分割した場合、その側面5は第
1図(b)に示すように主面とは角度αで交わり、鋭角
をなすチップ端部ができるが、本発明で使用する規正治
具2の押しつけ面4は半導体チップ1の側面5と平行に
加工してある。そのため規正治具2で半導体チップ1を
押す場合、前紀規正治具の押しつけ面4がチップ側面5
に面で当たることになる。
たとえば、半導体基板としてシリコン単結晶基板を使用
し、その(1 1 1)面に半導体デバイスを製作した
後、前記基板の表面の分割線に沿って浅い傷をつけて基
板裏面より荷重をかけ個々の半導体チップに分割した場
合、チップの断面形状は平行四辺形となる。その場合、
主面と側面のなす角度は、それぞれ57.5゜および1
22.5゜となる。したがって一方の規正治具2の押し
つけ面を57.5゜に、もう一方の規正治具の押しつけ
面を122,5゜にほぼ合わせて加工すれば良い。
(1 1 1)面を主面としたシリコントランジスタの
ダイボンド工程(基台での位置規正も含めて)での加工
歩留を、本発明と従来法(半導体チップと接触する治具
の接触面は、チップの主面に対して二方向とも直角の時
〉とで比較した。またその試料を高温において逆バイア
ステストにより信頼性を調べた。その結果を次の表に示
す。明らがに本発明の方が歩留は高く、また信頼性も高
い。
発明の効果 以上のように本発明は、位置規正時に半導体チップと接
する押しつけ面を前記半導体チップの側面に平行になる
よう加工した規正治具を使用することにより鋭角をなす
チップ端部に押しつけ面が当たらなくなりチップ端部の
欠けが減少し、信頼性が向上するという優れた効果を有
する位置規正方法を実現できるものである。
【図面の簡単な説明】
第l図畑参参等嚇は本発明の一実施例における半導体チ
ップの位置規正方法で使用する規正治具および半導体チ
ップの平面図とそれらの断面図、第2図併替喪#勧は従
来の半導体チップの位置規正方法で使用する規正治具お
よび半導体チップの平面図とそれらの断面図である。 1・・・・・・半導体チップ、2・・・・・・規正治具
、3・・・・・・移動方向、4・・・・・・押しつけ面
、5・・・・・・半導体チップの側面。

Claims (2)

    【特許請求の範囲】
  1. (1)主面と直交しない側面を有する半導体チップを基
    台上に載せ、前記半導体チップの側面に平行な押しつけ
    面を有するL字形状の規正治具を前記チップの対角延長
    線上に配し、前記規正治具で半導体チップを押して位置
    決めを行う半導体チップの位置規正方法。
  2. (2)半導体チップが、その主面が(111)面のシリ
    コン単結晶基板から劈開を利用して分割したものである
    請求項1記載の半導体チップの位置規正方法。
JP1307315A 1989-11-27 1989-11-27 半導体チップの位置規正方法 Expired - Fee Related JP2641574B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1307315A JP2641574B2 (ja) 1989-11-27 1989-11-27 半導体チップの位置規正方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1307315A JP2641574B2 (ja) 1989-11-27 1989-11-27 半導体チップの位置規正方法

Publications (2)

Publication Number Publication Date
JPH03166746A true JPH03166746A (ja) 1991-07-18
JP2641574B2 JP2641574B2 (ja) 1997-08-13

Family

ID=17967668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1307315A Expired - Fee Related JP2641574B2 (ja) 1989-11-27 1989-11-27 半導体チップの位置規正方法

Country Status (1)

Country Link
JP (1) JP2641574B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5414163U (ja) * 1977-06-30 1979-01-30
JPS59115536A (ja) * 1982-12-22 1984-07-04 Fujitsu Ltd 半導体基板の保持方法
JPS61201345U (ja) * 1985-06-06 1986-12-17

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5414163U (ja) * 1977-06-30 1979-01-30
JPS59115536A (ja) * 1982-12-22 1984-07-04 Fujitsu Ltd 半導体基板の保持方法
JPS61201345U (ja) * 1985-06-06 1986-12-17

Also Published As

Publication number Publication date
JP2641574B2 (ja) 1997-08-13

Similar Documents

Publication Publication Date Title
US5415331A (en) Method of placing a semiconductor with die collet having cavity wall recess
US5174021A (en) Device manipulation apparatus and method
EP0413547A3 (en) Process for producing semiconductor device substrate
KR102727754B1 (ko) 직사각형 기판의 연삭 방법
WO2019146638A1 (ja) パワーモジュール用基板の製造方法及びセラミックス‐銅接合体
JPH03166746A (ja) 半導体チップの位置規正方法
JPS6282008A (ja) 半導体ウエハ−ブレイク装置
JP3381692B2 (ja) 半導体吸着コレットおよびダイボンド装置
JP3151702B2 (ja) ボンディング装置用クランプ機構
JPH1074712A (ja) ウェハーブレーク装置
JPH02144954A (ja) 半導体装置
US5686362A (en) Method of manufacturing a semiconductor integrated circuit device
US20020030087A1 (en) Bump bonding device and bump bonding method
JP2021084382A (ja) 分断方法および分断装置
JPH03284857A (ja) 半導体装置の製造方法
JP4026090B2 (ja) 接着治具
JP2997147B2 (ja) 光半導体装置の製造方法
JP2949872B2 (ja) 電子部品接合装置
JPH05121478A (ja) ワイヤボンデイング装置のリードフレーム押え治具
JP2868029B2 (ja) 精密平面調芯機構
JPH02273949A (ja) テープボンデイング装置
JPH08316174A (ja) ガラス付き半導体ウエハの切断方法
JP3117825B2 (ja) バンプ配列用基板
JPH08181379A (ja) 半導体レーザの製造方法及び半導体レーザの製造治具
JPH0245579A (ja) ウェーハシートの張着方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees