JPH02144954A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02144954A
JPH02144954A JP63299861A JP29986188A JPH02144954A JP H02144954 A JPH02144954 A JP H02144954A JP 63299861 A JP63299861 A JP 63299861A JP 29986188 A JP29986188 A JP 29986188A JP H02144954 A JPH02144954 A JP H02144954A
Authority
JP
Japan
Prior art keywords
semiconductor chip
adhesive layer
die pad
protrusions
protrusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63299861A
Other languages
English (en)
Inventor
Hiroyoshi Yoshida
浩芳 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP63299861A priority Critical patent/JPH02144954A/ja
Publication of JPH02144954A publication Critical patent/JPH02144954A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/011—Apparatus therefor
    • H10W72/0113—Apparatus for manufacturing die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07321—Aligning
    • H10W72/07327—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電子回路等に用いられる半導体装置に関する
ものである。
従来の技術 半導体装置の素子集積度を高めるために、半導体チップ
が大型化してきており、半導体チップへの応力が大きく
なってきている。そこで、半導体チップを接着する接着
剤層の厚みを制御して応力緩和をはからねばならなくな
っている。
これを従来の半導体装置について説明すると、第５図は
従来の半導体装置のグイボンド後の断面図で、１は半導
体チップ、２は半導体チップ１を接着するための接着剤
層、３はリードフレームの一部分で、半導体チップ１を
接着剤層２で固定するダイパッドである。
第６図および第７図はグイポンド方法を説明するための
図で、４はリードフレーム、５は接着剤をダイパッド３
に塗布するための治具たるマルチノズル、６は前記接着
剤の容器たるシリンジ、７は半導体チップ１を搬送して
グイパッド３上に圧着させる治具たるコレットを示す。
第５図に示すように半導体チップ１の接着面およびダイ
パッド３の接着面はともに平坦な面である。第６図に示
すようにダイパッド３の接着面にシリンジ６からマルチ
ノズル５を通じて接着剤を塗布し、しかるのち、第７図
に示すようにコレット７で半導体チップ１を圧着させ、
かつ、接着剤層２を展延させるべく一定方向に撮動を与
えると、第５図に示すように半導体チップ１がダイパッ
ド３に固定される。
発明が解決しようとする課題 しかし、かかる従来の構成では、半導体チップ１の接着
面およびダイパッド３の接着面がともに平坦な面である
ので、コレット７が半導体チップ１をおさえる荷重や時
間さらには振動させる時間や速度等によって、また、ダ
イパッド３に塗布された接着剤の量によって、ダイボン
ド後の接着剤層２の厚みが変化し、接着剤層２の厚みが
薄すぎて半導体チップ１にかかる応力が大きくなったり
、厚すぎて接着剤層２の強度が低下したりし、半導体装
置の品質・信頼性を損なう結果を招く。
なお、前記応力は、半導体チップ１の材質とダイパッド
３の材質とが異なることに起因し、前記接着剤を高温で
硬化させることによって発生するのであり、硬化後に半
導体チップ１を破損させたり、電気特性を変化させたり
する。
課題を解決するための手段 本発明の半導体装置では、ダイパッドの半導体チップ側
に突起を有せしめる。
作用 このような構成によって、突起が半導体チップに接触す
る寸度以上に接着剤層が薄（ならず、また、十分な荷重
を半導体チップに加えるかぎり接着剤層が厚くなりすぎ
ないため、接着剤層による半導体チップへの応力の増加
および接着剤の強度低下を防止することができる。
実施例 以下、本発明を図示した実施例の参照により説明する。
第１図および第２図において、リードフレームの一部分
たるダイパッド８は、接着剤層２の厚みを制御するため
の多数の突起９と、突起９と同じ高さの中央突起１０と
を半導体チップ１側に有している。
このように構成された半導体装置では、ダイパッド８に
突起９，１０が存在するため、半導体チップ１を圧着し
たときに接着剤層２は突起９゜１０間に入り込む。すな
わち、半導体チップ１を十分に長い時間適当な荷重で加
圧するかぎり、半導体チップ１は突起９および中央突起
１０に当接して、それ以上はダイパッド８に近づかない
ようになる。なお、本実施例では、中央突起１０を設け
たことにより、中央突起１０の方向（第２図の上下方向
）に半導体チップ１に振動を加えても、半導体チップ１
の端を支えることができ、クラックの発生を防ぐことが
できる。しかし、適当な条件のもとでは中央突起１０を
突起９と同一形状のものとなし得る。また、半導体チッ
プ１に振動を与えたときに接着剤が十分に伸び広がるよ
うに突起９の形状を丸くしているが、他の形状でも良い
。他の例として、中央突起１０と同様の形状の突起を設
けた場合のグイボンド後の断面図およびダイパッド平面
図を第３図、第４図に示す。
以上のように本実施例によると、ダイパッド８に突起９
や中央突起１０を設けたことにより、接着剤層２の厚み
を突起の高さに制御することができ、品質信頼性の高い
半導体装置を得ることができる。
発明の効果 本発明はダイパッドに突起を設けるだけで、接着剤層の
厚みを制御できるため、接着剤層の接着強度を保ちつつ
半導体チップへの応力を低減でき、品質信頼性の高い半
導体装置を得ることができるものである。
【図面の簡単な説明】
第１図および第３図は本発明を実施した半導体装置のダ
イボンド後の断面図、第２図および第４図はダイパッド
の平面図、第５図は従来の半導体装置のグイボンド後の
断面図、第６図および第７図は従来の半導体装置のダイ
ボンド方法を説明するための図である。 １・・・・・・半導体チップ、２・・・・・・接着剤層
、８・・・・・・ダイパッド、９・・・・・・突起、１
０・・・・・・中央突起。 代理人の氏名　弁理士　粟野重孝　はか１名第 図 第 図 渠 図 第 図 第 図

Claims (1)

    【特許請求の範囲】
  1. リードフレームのダイパッドの半導体チップ側に突起を
    設け、前記ダイパッドと前記半導体チップとの間に接着
    剤層を有せしめてなることを特徴とする半導体装置。
JP63299861A 1988-11-28 1988-11-28 半導体装置 Pending JPH02144954A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63299861A JPH02144954A (ja) 1988-11-28 1988-11-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63299861A JPH02144954A (ja) 1988-11-28 1988-11-28 半導体装置

Publications (1)

Publication Number Publication Date
JPH02144954A true JPH02144954A (ja) 1990-06-04

Family

ID=17877838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63299861A Pending JPH02144954A (ja) 1988-11-28 1988-11-28 半導体装置

Country Status (1)

Country Link
JP (1) JPH02144954A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02146757A (ja) * 1988-11-28 1990-06-05 Mitsubishi Electric Corp 半導体装置
US6072243A (en) * 1996-11-26 2000-06-06 Sharp Kabushiki Kaisha Semiconductor integrated circuit device capable of surely electrically insulating two semiconductor chips from each other and fabricating method thereof
WO2001059828A3 (de) * 2000-02-14 2002-02-28 Epcos Ag Bauelement mit konstant verspannter verklebung und verfahren zur verklebung
DE10139681A1 (de) * 2001-08-11 2003-03-06 Infineon Technologies Ag Bauelement mit einem auf einem Träger montierten Halbleiterkörper
JP2014203861A (ja) * 2013-04-02 2014-10-27 三菱電機株式会社 半導体装置および半導体モジュール
JPWO2020175619A1 (ja) * 2019-02-28 2021-12-16 京セラ株式会社 電子部品搭載用パッケージ、電子装置及び発光装置
JP2022108915A (ja) * 2021-01-14 2022-07-27 住友電気工業株式会社 半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02146757A (ja) * 1988-11-28 1990-06-05 Mitsubishi Electric Corp 半導体装置
US6072243A (en) * 1996-11-26 2000-06-06 Sharp Kabushiki Kaisha Semiconductor integrated circuit device capable of surely electrically insulating two semiconductor chips from each other and fabricating method thereof
WO2001059828A3 (de) * 2000-02-14 2002-02-28 Epcos Ag Bauelement mit konstant verspannter verklebung und verfahren zur verklebung
DE10139681A1 (de) * 2001-08-11 2003-03-06 Infineon Technologies Ag Bauelement mit einem auf einem Träger montierten Halbleiterkörper
JP2014203861A (ja) * 2013-04-02 2014-10-27 三菱電機株式会社 半導体装置および半導体モジュール
US9613888B2 (en) 2013-04-02 2017-04-04 Mitsubishi Electric Corporation Semiconductor device and semiconductor module
JPWO2020175619A1 (ja) * 2019-02-28 2021-12-16 京セラ株式会社 電子部品搭載用パッケージ、電子装置及び発光装置
JP2022108915A (ja) * 2021-01-14 2022-07-27 住友電気工業株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US5111279A (en) Apparatus for isolation of flux materials in "flip-chip" manufacturing
JPH11121507A (ja) 半導体装置およびその製造方法
KR930024140A (ko) 반도체장치 및 그 제조방법
US5242099A (en) Method of die bonding semiconductor chip
US5168346A (en) Method and apparatus for isolation of flux materials in flip-chip manufacturing
US4883773A (en) Method of producing magnetosensitive semiconductor devices
JPH02146757A (ja) 半導体装置
JPS60186044A (ja) 集積回路装置
JPS60120543A (ja) 半導体装置およびそれに用いるリ−ドフレ−ム
JPH0239448A (ja) フィルムキャリアテープ
JPH03228339A (ja) ボンディングツール
JPS63248155A (ja) 半導体装置
JPH03284857A (ja) 半導体装置の製造方法
KR20030017677A (ko) 휘어진 다이를 사용하는 반도체 패키지
JP3029023B2 (ja) ボンディングツール
JP2997147B2 (ja) 光半導体装置の製造方法
JPH0511661B2 (ja)
KR940007756Y1 (ko) 탭용 인너리드 본딩장치
JPH0456260A (ja) 半動体装置用リードフレーム
JP2003007773A (ja) ボンディングツールおよびボンディング方法
JP2519903B2 (ja) 半導体装置の製造方法
JPH05315384A (ja) 半導体装置の製造方法
JPH01194427A (ja) リードフレーム
JPH04188657A (ja) 半導体装置用パッケージ
JPH01289259A (ja) 半導体装置の製造方法