JPH03284857A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH03284857A
JPH03284857A JP2086135A JP8613590A JPH03284857A JP H03284857 A JPH03284857 A JP H03284857A JP 2086135 A JP2086135 A JP 2086135A JP 8613590 A JP8613590 A JP 8613590A JP H03284857 A JPH03284857 A JP H03284857A
Authority
JP
Japan
Prior art keywords
semiconductor chip
die pad
lead frame
chip
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2086135A
Other languages
English (en)
Inventor
Masakimi Nakahara
中原 正公
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyushu Fujitsu Electronics Ltd
Fujitsu Ltd
Original Assignee
Kyushu Fujitsu Electronics Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyushu Fujitsu Electronics Ltd, Fujitsu Ltd filed Critical Kyushu Fujitsu Electronics Ltd
Priority to JP2086135A priority Critical patent/JPH03284857A/ja
Publication of JPH03284857A publication Critical patent/JPH03284857A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117Shapes of semiconductor bodies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • H10W72/07321Aligning
    • H10W72/07327Aligning involving guiding structures, e.g. spacers or supporting members
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • H10W72/381Auxiliary members
    • H10W72/387Flow barriers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/931Shapes of bond pads
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 半導体チップをリードフレームのダイパッドにダイボン
ディングする工程が含まれる半導体装置の製造方法に関
し、 半導体チップをダイパッドの所定位置に正確に搭載し且
つそのまま固定することのできる半導体装置の製造方法
を提供することを目的とし、半導体チップの裏面に設け
た凹部をリードフレームのダイパッドに設けた凸部に導
電性の微粒子を分散させた熱硬化性の液状樹脂を介在さ
せて嵌合して、半導体チップをダイパッドにダイボンデ
ィングする工程を含ませて半導体装置の製造方法を構成
する。
〔産業上の利用分野〕
本発明は、半導体装置の製造方法、特に半導体チップを
リードフレームのダイパッドの所定位置に正確に搭載し
且つそのまま固定することのできる半導体装置の製造方
法に関する。
リードフレームのダイパッドにダイボンディングされた
半導体チップのポンディングパッドとリードフレームの
櫛状のリードとの電気的な接続は、自動ワイヤボンディ
ング装置を用いて金属細線、例えば金(Au)線をワイ
ヤボンディングして行うのが一般的となっている。
従って、自動ワイヤボンディング装置を使用してワイヤ
ボンディング作業を円滑に行うには、半導体チップをダ
イパッドの予め設定した所定の位置に正確に搭載するこ
とが必要である。
特に、ポンディングパッド数が多く且つその面積が小さ
くなっている昨今の半導体チップにおいては、尚更のこ
とである。
〔従来の技術〕
第2図は、従来のダイボンディング方法を説明するため
の要部概略側断面図である。
尚、同じ部品・材料に対しては全図を通して同じ記号を
付与しである。
即ち、従来のダイボンディング方法は、第2図に示すよ
うに半導体チップ20の平坦な裏面とリードフレーム2
1の平坦なダイパッド22の表面との間に、導電性の微
粒子を分散させた熱硬化性の液状樹脂15を介在させ、
半導体チップ20をダイパッド22にダイボンディング
(樹脂ボンディング)して搭載した後、液状樹脂15を
150度C程度の温度で1時間前後加熱して硬化させる
ものであった。
〔発明が解決しようとする課題〕
従来のダイボンディング方法は、前述したように半導体
チップ20の平坦な裏面とリードフレーム21の平坦な
ダイパッド22の表面との間に液状樹脂15を介在させ
て行っていた。
従って、半導体チップ20とグイパッド22との間に介
在させた液状樹脂15が未硬化状態で流動性がある状態
で、半導体チップ20を搭載した直後のリードフレーム
21をハンドリングした際に、半導体チップ20がダイ
ボンディングした直後の位置から動いてしまう問題があ
った。
本発明は、この問題を解決するためになされたもので、
その目的は半導体チップをグイパッドの所定位置に正確
に搭載し且つそのまま固定することのできる半導体装置
の製造方法を提供することにある。
〔課題を解決するための手段〕
前記目的は、第1図に示すように半導体チップ10の裏
面に設けた凹部11をリードフレーム12のダイパッド
13に設けた凸部14に導電性の微粒子を分散させた熱
硬化性の液状樹脂15を介在させて嵌合して、半導体チ
ップ10をダイパッド13にダイボンディングする工程
が含まれていることを特徴とする半導体装置の製造方法
により達成される。
〔作 用〕
本発明の半導体装置の製造方法に於けるダイボンディン
グは、半導体チップ10の裏面に凹部11を設けるとと
もに、リードフレーム12のダイパッド13には凸部1
4を設け、半導体チップ10の凹部11とリードフレー
ム12のダイパッド13の凸部14との間に導電性の微
粒子を分散させた熱硬化性の液状樹脂15を介在させ、
半導体チップ10の凹部11にダイパッド13の凸部1
4を嵌込んで半導体チップ10をダイパット13に搭載
するものである。
従って、半導体チップ10は、ダイパッド13に液状樹
脂15及び凸部14と凹部11との機械的な嵌合により
確りとダイボンディングされた位置に保持されることと
なる。
斯くして、半導体チップ10は、ダイボンディング直後
で液状樹脂15が未硬化状態においても動くことがない
ため、グイパッド13の所定位置に正確に固定されるこ
ととなる。
〔実 施 例〕
以下、本発明の一実施例を図面を参照しながら説明する
第1図は、本発明の一実施例の説明図で、同図(a)は
半導体チップの裏面図、同図(b)は半導体チップのA
−A線断面図、同図(c)はリードフレームの要部平面
図、同図(d)はリードフレームのB−B線断面図、同
図(e)は半導体チップをダイボンディングしたリード
フレームの要部側断面図である。
同図(a)及び同図(b)に示した半導体チップ10の
播鉢形をした凹部11は、半導体チップ10を分離前の
図示しない半導体ウェーハ表面に凹部11を形成される
部分を除いてレジストを被着した後、半導体ウェーハを
所定深さまでエツチングして形成したものである。
また、同図(c)及び同図(d)に示したリードフレー
ム12の台形状のダイパッド13の凸部14は、燐青銅
製のフープ材等を抜き金型を使用して抜き加工によりリ
ードフレーム12を形成する際、同時に押し加工を施す
ことで形成したものである。
上記のような半導体チップ10を斯かるリードフレーム
12のダイパッド13に搭載には、まず半導体チップ1
0を搭載するダイパッド13の所定領域に適量の液状樹
脂15、例えば銀(Ag)粉を分散させたエポキシ系樹
脂を滴下する。
次いで、真空チャック(図示せず)により半導体チップ
10の表面を真空吸着した後、半導体チップ10の凹部
11がリードフレーム12のダイパッド13の凸部14
を一致させながら、半導体チップ10をリードフレーム
12に押圧する。
すると、半導体チップ10は、液状樹脂15の接着力及
び半導体チップ10の凹部11とダイパッド13の凸部
14との機械的な嵌合により確りとダイパッド13に保
持される。
そして、斯かる状態で半導体チップ10を保持したリー
ドフレーム12を恒温槽(図示せず)に入れて、150
度C程度の温度で1時間程度加熱して液状樹脂15を硬
化させると半導体チップ10はリードフレーム12の定
位置に正確に固定されることとなる。
なお、半導体チップlOの凹部11は播鉢状に、またリ
ードフレーム12のダイパッド13の凸部14は台形状
(富士山形)に形成しているために、半導体チップ10
をリードフレーム12にダイボンディングする際の凹部
11と凸部14との多少位置ずれは、簡単に修正される
ように構成しである。
〔発明の効果〕
以上の説明から明らかなように本発明によれば、半導体
チップをダイパッドの所定位置に正確に搭載し且つその
まま固定することのできる半導体装置の製造方法を提供
できる。
従って、本発明の半導体装置の製造方法により半導体チ
ップをリードフレームのダイパントに搭載することによ
り、半導体チップのポンディングパッドとリードフレー
ムのリードとのワイヤボンディングを円滑に実行するこ
とが可能となる。
【図面の簡単な説明】
第1図は、本発明の一実施例の説明図、第2図は、従来
のダイボンディング方法を説明するための要部概略側断
面図である。 図において、 10と20は半導体チップ、 ・11は凹部、 12と21はリードフレーム、 13と22はダイパッド、 14は凸部、 15は液状樹脂をそれぞれ示す。

Claims (1)

    【特許請求の範囲】
  1.  半導体チップ(10)の裏面に設けた凹部(11)を
    リードフレーム(12)のダイパッド(13)に設けた
    凸部(14)に導電性の微粒子を分散させた熱硬化性の
    液状樹脂(15)を介在させて嵌合して前記半導体チッ
    プ(10)を当該ダイパッド(13)にダイボンディン
    グする工程が含まれていることを特徴とする半導体装置
    の製造方法。
JP2086135A 1990-03-30 1990-03-30 半導体装置の製造方法 Pending JPH03284857A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2086135A JPH03284857A (ja) 1990-03-30 1990-03-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2086135A JPH03284857A (ja) 1990-03-30 1990-03-30 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH03284857A true JPH03284857A (ja) 1991-12-16

Family

ID=13878273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2086135A Pending JPH03284857A (ja) 1990-03-30 1990-03-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH03284857A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177729B1 (en) 1999-04-03 2001-01-23 International Business Machines Corporation Rolling ball connector
US6255208B1 (en) 1999-01-25 2001-07-03 International Business Machines Corporation Selective wafer-level testing and burn-in
JP2017103394A (ja) * 2015-12-03 2017-06-08 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
WO2024219063A1 (ja) * 2023-04-20 2024-10-24 ミネベアパワーデバイス株式会社 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255208B1 (en) 1999-01-25 2001-07-03 International Business Machines Corporation Selective wafer-level testing and burn-in
US6177729B1 (en) 1999-04-03 2001-01-23 International Business Machines Corporation Rolling ball connector
JP2017103394A (ja) * 2015-12-03 2017-06-08 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
CN107017217A (zh) * 2015-12-03 2017-08-04 拉碧斯半导体株式会社 半导体装置以及半导体装置的制造方法
CN107017217B (zh) * 2015-12-03 2021-08-20 拉碧斯半导体株式会社 半导体装置以及半导体装置的制造方法
WO2024219063A1 (ja) * 2023-04-20 2024-10-24 ミネベアパワーデバイス株式会社 半導体装置

Similar Documents

Publication Publication Date Title
CN100380614C (zh) 部分构图的引线框架及其制造方法以及在半导体封装中的使用
JP3526731B2 (ja) 半導体装置およびその製造方法
JPH02143466A (ja) 半導体装置の製造方法
JPH08255862A (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
KR0179717B1 (ko) 반도체 패키지의 제조방법과 반도체의 실장방법 및 반도체 실장장치
TWI344218B (en) Method of packaging an optical sensor
JP2581748B2 (ja) リードワイヤボンディング装置及び方法
JPS58207645A (ja) 半導体装置
JP2008544554A (ja) 薄型可撓性基板を使用するフリップチップダイ組立体
JPH03284857A (ja) 半導体装置の製造方法
JP4036116B2 (ja) 回路基板、半導体装置、半導体製造装置、回路基板の製造方法および半導体装置の製造方法
US7028397B2 (en) Method of attaching a semiconductor chip to a chip mounting substrate
JPH02144954A (ja) 半導体装置
JPS5950534A (ja) 半導体の樹脂封止方法
JPS6313337A (ja) 半導体素子の実装方法
JP2016004856A (ja) トランスファーモールド金型、これを備えるトランスファーモールド装置、パッケージ及びパッケージの製造方法
JPH03228339A (ja) ボンディングツール
JPH0212840A (ja) 半導体装置の製造方法
JPH11135705A (ja) リードフレーム、半導体装置及びその製造方法
JPS6066440A (ja) 半導体装置の製造方法
JPH08181270A (ja) 樹脂封止型半導体装置用リードフレームとそれを用いた半導体装置およびその製造方法
JPH10112475A (ja) 半導体装置及び半導体装置の製造方法
JPS63160348A (ja) Icチツプ
JP2003007773A (ja) ボンディングツールおよびボンディング方法
JP2523641B2 (ja) 半導体装置