JPH03167610A - システム故障監視装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、パーソナルコンピュータ（以下、パソコンと
いう）等の主装置により被制御装置を制御するシステム
の主装置自体を含むシステム全体の故障を監視し、異常
の有無を保守者等に報知するシステム故障監視装置に関
するものである。

（従来の技術） 従来より、主装置としてパソコンを使用し、目的の被制
御装置を蓄積した制御プログラムにより制御する、いわ
ゆるパソコン制御システムが知られている。このような
システムは、これから増々開発が想定され、その信頼性
を向上させる対策が重要となってきている。そのため、
この種のシステムには、異常の有無を監視するための故
障監視装置が設けられている。

第２図は、従来のパソコン制御システムにおけるシステ
ム故障監視装置の説明図であって、図中、１はパソコン
、２はインタフェース装置、３は制御対象である被制御
装置である。

パソコン１は、パソコン１自身及び被制御装置３の動作
等を制御するための制御プログラムを備えるとともに、
送信回路１ａ、受信回路１ｂを有している。同様に、被
制御装置３も、受信回路３　ａ　ｓ送信回路３ｂを有し
ている。

このようなシステムにおいては、パソコン１から制御プ
ログラムに基づいた動作指示信号ＣＳが送信回路１ａか
らインタフェース装置２を介して被制御装置３の受信回
路３ａに送出される。被制御装置３は、受信した動作指
示信号ＣＳに従って動作する。

このとき、被制御装置３は動作指示信号ＣＳを受信した
ことをパソコン・１に知らせるため、送信回路３ｂから
応答信号ＲＳをインタフェース装置２を介してパソコン
１の受信回路１ｂに送出する。

パソコン１は、動作指示信号ＣＳ送出から所定時間内に
応答信号ＲＳが受信されると、被制御装置３側に故障が
なく正常に稼働中であることを認識する。一方、動作指
示信号ＣＳ送出から所定時間内に応答信号ＲＳが受信さ
れ、なければ、被制御装置３側に何らかの異常が発生し
たものと認識し、図示しない表示装置等に異常発生を知
らせるメッセージ等を出力するようになっている。

（発明が解決しようとする課題） しかしながら、上記故障監視装置では、動作指示信号Ｃ
Ｓに対する被制御装置３からの応答信号ＲＳの有無をパ
ソコン１で検出することにより故障監視を行っているの
で、被制御装置３のみの異常しか検出することができず
、また、動作指示中しか故障監視を行うことができない
という欠点がある。

また、一般的に、パソコン１自体は本体の故障を監視す
る機能を備えておらず、パソコン１自身が故障した場合
は、システムにおける異常検出は不可能となる。即ち、
従来装置では、システム全体に亘り故陣を検出すること
ができないという欠点があった。

本発明は、かかる事情に鑑みてなされたものであり、そ
の目的は、簡易な構成で、システム稼働中における主装
置自身を含むシステム全体の故障を監視、検出でき、異
常の有無を早期、かつ、的確に報知することができるシ
ステム故障監視装置を提供することにある。

（課題を解決するための手段） 上記目的を達成するため、本発明では、主装置の制御プ
ログラムに基づいて被制御装置を制御するシステムの故
Ｉ！１！監視装置において、前記主装置による制御信号
により所定周期のパルスを発生するパルス発生手段を、
当該主装置または前記被制御装置のいずれか一方に設け
るとともに、前記パルス発生手段によるパルスにおける
異常の有無を検出し、その検出結果を報知する検出報知
手段を前記被制御装置に設けた，。

（作　用） 本発明によれば、システムの稼働中には、主装置による
制御信号によりパルス発生手段が起動され、パルス発生
回路からは、システム稼働中全般に亘って所定周期のパ
ルスが発生される。

この発生されたパルスは、被制御装置に設けられた検出
報知手段に入力される。検出報知手段では、入力したパ
ルスにおける異常性の有無の検出が行われ、その検出結
果が保守者等に報知される。

（実施例） 第１図は、本発明に係るパソコン制御システムにおける
システム故障監視装置の一実施例を示す構成図である。

第１図において、１１は生装置としてのパソコン、ｌ２
はインタフェース装置、１３は被制御装置である。

パソコン１１は、制御プログラムの実行に基づいた動作
指示信号ＣＳを被制御装置１３へ送信する送信回路ｌ１
１と、制御信号ＣＴＬの入力毎に所定のパルスＰＬを発
生し、被制御装置１３へ送出するパルス発生回路１１２
を備えている。

制御信号ＣＴＬは、具体的には、第３図に示すように、
パソコン１１に備えられた制御プログラムのメインルー
チンに追加した周期パルス発生ルーチンに基づいて、所
定時間Ｔ（例えば、１分）毎に、パルス発生回路１１２
へ印加されるように構成されている。

被制御装置１３は、パソコン１１の送信回路ｉｌｌから
の動作指示信号ＣＳを受信する受信回路１３１と、パソ
コン１のパルス発生回路１１２から送出されたパルスＰ
Ｌを受信し、その受信周期における異常性の有無を検出
し、異常を検出したならば後記の警報装置等を作動させ
て、システムに異常が検出されたことを保守者等に報知
する検出報知回路１３２とを備えている。

第４図は、この検出報知回路１３２の構成図である。検
出報知回路１３２は、第４図に示すように、再トリガ機
能回路｛３２ａと、インバータ１３２ｂと、システムア
ラームリレー（以下、単にリレーという）１３２ｃとか
ら構成されている。

再トリガ機能回路１３２ａは、例えばｒ７４Ｌｓ１２３
」等からなるＩＣと、ＩＣに接続された抵抗Ｒ及びコン
デンサＣにより構成されている。

次に、この再トリガ機能回路１３２ａの基本的動作につ
いて、第５図のタイムチャートを参照して説明する。

再トリガ機能回路１３２ａは、人力端子Ａに第５図の（
ａ）に示すような、パソコン１１から送出されたパルス
ＰＬが人力されると、抵抗ＲとコンデンサＣの時定数に
より一定時間のパルス幅Ｔｗを有するパルスＰＬＷが出
力端子Ｑに出力される。即ち、論理レベル“Ｈ（ハイ）
　の信号が、時間Ｔｗの間出力される。

さらに、この出力時間Ｔｗ間に、次のパルスＰＬが人力
端子Ａに人力されると、第５図の（ｂ）に示すように、
前回のバルスＰＬＷの出力の有無にかかわりなく、２回
目のパルスＰＬを入力した時点から、パルス幅Ｔｗのパ
ルスＰＬＷが出力端子Ｑから出力される。即ち、このよ
うに、何度でもパルスＰＬを人力することにより、再ト
リガされて出力端子Ｑから出力されるパルスＰＬＷを論
理レベル“Ｈ”に維持することができる。

なお、パソコン１１のパルス発生回路１１２から送出さ
れるパルスＰＬの出力周期は、再トリガ機能回路１３２
ａのいわゆるタイムオーバ時定数Ｔｗより短くなるよう
に設定してある。即ち、制御信号ＣＴＬの発生周期Ｔを
Ｔｗより短く設定してある。

インバータ１３２ｂは、再トリガ機能回路１３２ａの出
力端子Ｑに接続されており、出力端子Ｑからの出力パル
スＰＬＷの論理レベルを反転させる。

リレー１３２ｃは、一端子ａが電源（＋５Ｖ）に接続さ
れるとともに、他端子ｂがインバータ１３２ｂの出力側
と接続され、この他端子ｂに論理レベル“Ｌ（ロー）“
の信号が人力されると、即ち、システムが正常に稼働中
は、接点ＲＬ，側に作動している。一方、論理レベル“
Ｈ＃の信号が人力されると、接点ＲＬ２側に作動し、こ
れにより、接点ＲＬ２側に外部端子をもって接続された
警報装ｃ　Ａ　ＬＭが作動するように構戊されている。

次に、上記構成による動作を説明する。

まず、パソコン１１では、制御プログラムが実行され、
これに基づいて動作指示信号ＣＳが、送信回路Ｈ１から
送出される。動作指示信号ＣＳは、インタフェース装置
１２を介して被制御装置１３の受信回路１３１にて受信
される。これにより、被制御装置１３は、その指示に従
った動作を行う。

この通常の動作と平行して、パソコン１ｌでは、上記し
た周期パルス発生ルーチンに基づいて、所定時間Ｔ毎に
、制御信号ＣＴＬがパルス発生回路１３２に印加される
。これに伴い、パルス発生回路ｌ３２からパルスＰＬが
、出力周期Ｔをもって送出される。インタフェース装置
１２は、データパス（図示せず）の一部を使用してパル
スＰＬを被制御装置１３に転送し、この転送されたパル
スＰＬは、被制御装置ｌ３の検出報知回路１３２にて受
信される。

受信されたパルスＰＬは、再トリガ機能回路１３２ａの
入力端子Ａに人力される。これにより、再トリガ機能回
路１３２ａの出力端子Ｑから論理レベル“Ｈ”　（パル
ス幅Ｔ　ｗ　）のバルスＰＬＷが出力される。この出力
バルスＰＬＷは、インバータ１３２ｂにより論理レベル
′Ｈ゜から“Ｌ“に反転され、リレー１３２ｃの他端子
ｂに入力される。リレー１３２ｃは、論理レベル″Ｌ″
のパルス入力に伴い、接点ＲＬ，側に作動する。従って
、警報装置Ａ　Ｌ　Ｍは作動しない。

なお、検出報知回路１３２にて受信されるパルスＰＬの
受信周期はＴで、再トリガ機能回路１３２ａのタイムオ
ーバ時定数、即ち、出力パルス幅Ｔｗより短く設定して
あるので、パソコン制御システムが正常に稼働している
間は、再トリガ機能回路１３２ａの出力バルスＰＬＷは
、論理レベル“Ｈ”に維持される。従って、リレー１３
２ｃは、正常稼働中は、接点ＲＬ，側に常時作動してお
り、警報装置Ａ　Ｌ　Ｍは作動しない。

ここで、例えば、パソコン本体１１のＩＣ等の部品ある
いは電源回路の故障、商用電源の切断等のいわゆるハー
ドウエアの異常に起因して、実行プログラム処理が停止
し、パルス発生回路１１２からのパルスＰＬの出力が停
止すると、再トリガ機能回路１３２ａの出力は、時一間
Ｔｗを経過しても人力端子Ａに次のパルスＰＬが入力さ
れないため、論理レベル“Ｌ”となる。

このため、インバータ１３２ｂを介して、リレー１３２
ｃの他端子ｂには、論理レベル“Ｈ“の信号が入力され
ることになる。これによりリレー１３２ｅは、接点ＲＬ
，からＲＬ２側へ作動し、これに伴い警報装置ＡＬＭが
作動し、システムに故障が発生した旨が、保守者等に報
知される。

なお、システム異常としては、上記したパソコン１１自
体のハードウェアの異常の他に、パソコン１１上で動作
中のプログラムの致命的なエラーバグ、破壊等に起因す
るソフトウェア異常、インタフェース装置１２の論理回
路、電源回路等の故障あるいは被制御装置１３の論理回
路、電源回路の故障等を掲げることができる。

以上のように、本実施例によれば、簡易な構成で、被制
御装置１３のみならず、パソコン１１、インタフェース
装置１２を含むシステム全体の稼働状態を監視でき、シ
ステムに異常が発生した場合には、直ちに、かつ、的確
に故障発生を報知することができる。

また、再トリガ機能回路１３２ａの出力を用いて、リレ
ー１３２ｃの接点を切換え、駆動するように構成してい
るので、故障報知手段としての警報音、警報ランプによ
るもの等、種々のものが選択可能である。

なお、本実施例では、パルス発生回路１１２をパソコン
１１側に設けた構或としたが、この構成は、パソコン１
１の入出力ポートからの並列信号インタフェースを介し
た制御方式で、かつ、被制御装置１３が自己判断機能を
備えていない、即ち、ＣＰＵ等を備えていないタイプの
場合に、特に有効である。

また、パルス発生回路１１２を、パソコン１１側ではな
く、被制御装置１３側に設け、パソコン１１から送出さ
れる制御信号ＣＴＬによりパルスを発生するように構成
しても、上記した効果と同様の効果を得ることができる
。

（発明の効果） 以上説明したように、本発明によれば、簡易な構成で、
被制御装置のみならず、主装置、回線等を含むハードウ
ェア、ソフトウエアを問わずシステム全体の稼働状態を
監視できるとともに、システムの異常性の有無を早期に
、かつ、的確に保守者等に報知することができる。

【図面の簡単な説明】

第１図は本発明に係るシステム故障監視装置の一実施例
を示す構或図、第２図は従来のシステム故障監視装置の
説明図、第３図はパソコンの制御プログラムのアルゴリ
ズム、第４図は本発明に係る検出報知回路の構成図、第
５図は第４図の再トリガ機能回路の動作を説明するため
のタイムチャートである。

Claims (1)

1. 【特許請求の範囲】 主装置の制御プログラムに基づいて被制御装置を制御す
   るシステムの故障監視装置において、前記主装置による
   制御信号により所定周期のパルスを発生するパルス発生
   手段を、当該主装置または前記被制御装置のいずれか一
   方に設けるとともに、 前記パルス発生手段によるパルスにおける異常の有無を
   検出し、その検出結果を報知する検出報知手段を前記被
   制御装置に設けた ことを特徴とするシステム故障監視装置。