JPH03167828A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03167828A JPH03167828A JP1308210A JP30821089A JPH03167828A JP H03167828 A JPH03167828 A JP H03167828A JP 1308210 A JP1308210 A JP 1308210A JP 30821089 A JP30821089 A JP 30821089A JP H03167828 A JPH03167828 A JP H03167828A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- sio2
- protective insulating
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は、積層構造の保護絶縁膜を有する半導体装置の
製造方法に関する。
製造方法に関する。
［従来の技術コ
従来、ＬＳＩ等に用いる半導体装置の最終金属配線上の
保護絶縁膜は、コン′タミネーションや水分の侵入を防
ぐ為に、低温の気相成長（０’ＶＤ）によるプラズマシ
リコン窒化膜が用いられ、又３〜９ Ｘ １ ０ ”ｄ
ｙ ｎ ／ ａＪもあるシリコン窒化膜のストレスを
緩和する為、一般には、−下層にＯＶＤによるシリコン
酸化膜あるいはそのリンガラス（ＰＳＧ）膜を敷いた構
造が用いられている。
保護絶縁膜は、コン′タミネーションや水分の侵入を防
ぐ為に、低温の気相成長（０’ＶＤ）によるプラズマシ
リコン窒化膜が用いられ、又３〜９ Ｘ １ ０ ”ｄ
ｙ ｎ ／ ａＪもあるシリコン窒化膜のストレスを
緩和する為、一般には、−下層にＯＶＤによるシリコン
酸化膜あるいはそのリンガラス（ＰＳＧ）膜を敷いた構
造が用いられている。
従来の半導体装置の製造方法は、例えば、第３図及び第
４図に示す如く半導体素子が作り込まれたシリコン基板
１１上のフィールド絶縁膜１２や層間杷縁膜１３を介し
てＡ１やその合金で厚みが１． ０ ｐ ｍ前後の金属
配＃１４上に、４００℃以下の比較的低温でＳｉＨ４と
０２もしくはこれにＰＨ，を反応させて気相成長した５
０００〜６０ｏｏＸ程度のＰＳＧ膜を第１の保護絶縁膜
１６とし、同じく低偏でＳｉＨ，’とＮＨ，あるいはＮ
２とをプラズマ気相成長したシリコン窒化膜を０．５〜
１．０μ扉程度積層させ第２の保護絶縁膜１７とし、そ
の後フォトリン工程によりバターニングしたフォトレジ
ストをマスクにし、まず第２の保護絶縁膜１７、続いて
第１の保護絶縁膜１６をＯＦ，ＯＨＩＰ，，Ｏ，Ｆ，の
様なフロン糸ガスやＮＦ３等を用いてドライエッチング
し、外部電極取り出し用のポンディングパッド１８を開
孔している。
４図に示す如く半導体素子が作り込まれたシリコン基板
１１上のフィールド絶縁膜１２や層間杷縁膜１３を介し
てＡ１やその合金で厚みが１． ０ ｐ ｍ前後の金属
配＃１４上に、４００℃以下の比較的低温でＳｉＨ４と
０２もしくはこれにＰＨ，を反応させて気相成長した５
０００〜６０ｏｏＸ程度のＰＳＧ膜を第１の保護絶縁膜
１６とし、同じく低偏でＳｉＨ，’とＮＨ，あるいはＮ
２とをプラズマ気相成長したシリコン窒化膜を０．５〜
１．０μ扉程度積層させ第２の保護絶縁膜１７とし、そ
の後フォトリン工程によりバターニングしたフォトレジ
ストをマスクにし、まず第２の保護絶縁膜１７、続いて
第１の保護絶縁膜１６をＯＦ，ＯＨＩＰ，，Ｏ，Ｆ，の
様なフロン糸ガスやＮＦ３等を用いてドライエッチング
し、外部電極取り出し用のポンディングパッド１８を開
孔している。
［発明が解決しようとする課題コ
しかしながら従米技術では、以下の如く多くの問題点を
有している。まず、シリコンチップの集積回路は、プリ
ント基板等に組み込む為にパッケージされるが、この時
のワイヤーボンディング，ダイボンディングやプラスチ
ックモールドが施される工程の加熱によって、保護絶縁
膜１６．１７と金属配ｌｓ１４のストレスバランス，伸
縮ニより第４図の如くボンディングパッドや電源ライン
の様な数十μ扉以上の比較的太い金属配？ｆｓ１４のみ
にＶ形をしたノッチ２０が入ってしまい、初期断線不良
やマイグレーション特性を含めた長期信頼性に間題があ
った。保護絶縁膜がシリコン窒化膜一層であるときは、
数μ肌以下の細い金属配線のみにノッチが発生する。又
、金属配線上に形成するシリコン酸化膜やＰＳＧ膜の気
相成長は、絶縁膜自身のクラックを発生させない為に減
圧反応を用いるが、成長速度が４０〜１００Ｘ／−と遅
いことからバッチ処理をしている。この結果、減圧工程
やデボ時間が長くなりＡ１ヒロックの成長を促し、特に
サブミクロン程度に微細化された金属配線スペース間に
は横方向のヒロックが戒長し、リークや信頼性の１８」
題となっていた。更に、金属配線のパターニングはドラ
イエッチング化され、断面形状が急峻化されると共にア
スペクト比（段差／スペース）゜が大きくなる為、シリ
コン酸化膜あるいはＰＳＧ膜のカスピンクによって、金
属配線１４のスペースにはボイド２１が形成されコンタ
ミネーショントラップとなる上、金属配線１４の側壁部
や底面部のシリコン窒化膜が、金属配線１４上に比較し
て薄く、耐湿性やパシベーシ効果がなくなり半導体装置
の長期信頼性が劣化してしまっていた 本発明はかかる問題点を解決するもので、保護絶縁膜の
品質に関わる信頼性の向上を図り、微細半導体装置の安
定供給を目的としたものである。
有している。まず、シリコンチップの集積回路は、プリ
ント基板等に組み込む為にパッケージされるが、この時
のワイヤーボンディング，ダイボンディングやプラスチ
ックモールドが施される工程の加熱によって、保護絶縁
膜１６．１７と金属配ｌｓ１４のストレスバランス，伸
縮ニより第４図の如くボンディングパッドや電源ライン
の様な数十μ扉以上の比較的太い金属配？ｆｓ１４のみ
にＶ形をしたノッチ２０が入ってしまい、初期断線不良
やマイグレーション特性を含めた長期信頼性に間題があ
った。保護絶縁膜がシリコン窒化膜一層であるときは、
数μ肌以下の細い金属配線のみにノッチが発生する。又
、金属配線上に形成するシリコン酸化膜やＰＳＧ膜の気
相成長は、絶縁膜自身のクラックを発生させない為に減
圧反応を用いるが、成長速度が４０〜１００Ｘ／−と遅
いことからバッチ処理をしている。この結果、減圧工程
やデボ時間が長くなりＡ１ヒロックの成長を促し、特に
サブミクロン程度に微細化された金属配線スペース間に
は横方向のヒロックが戒長し、リークや信頼性の１８」
題となっていた。更に、金属配線のパターニングはドラ
イエッチング化され、断面形状が急峻化されると共にア
スペクト比（段差／スペース）゜が大きくなる為、シリ
コン酸化膜あるいはＰＳＧ膜のカスピンクによって、金
属配線１４のスペースにはボイド２１が形成されコンタ
ミネーショントラップとなる上、金属配線１４の側壁部
や底面部のシリコン窒化膜が、金属配線１４上に比較し
て薄く、耐湿性やパシベーシ効果がなくなり半導体装置
の長期信頼性が劣化してしまっていた 本発明はかかる問題点を解決するもので、保護絶縁膜の
品質に関わる信頼性の向上を図り、微細半導体装置の安
定供給を目的としたものである。
［課題を解決するための手段］
本発明の半導体装置の製造方法は、半導体装置の最終金
属配線上に、少なくとも、有機シランな気相反応させた
シリコン酸化膜を積層する工程、該シリコン酸化膜の形
成温度より高い温度で熱処理を施す工程、異方性エノチ
バックにより最終金属配線の側壁にスペーサーを形成す
る工程、第１の保護絶縁膜としてシリコン酸化膜を形成
する工程、第２の保護絶縁膜としてプラズマ反応による
シリコン窒化膜を形成する工程を具備したことを特徴と
する。
属配線上に、少なくとも、有機シランな気相反応させた
シリコン酸化膜を積層する工程、該シリコン酸化膜の形
成温度より高い温度で熱処理を施す工程、異方性エノチ
バックにより最終金属配線の側壁にスペーサーを形成す
る工程、第１の保護絶縁膜としてシリコン酸化膜を形成
する工程、第２の保護絶縁膜としてプラズマ反応による
シリコン窒化膜を形成する工程を具備したことを特徴と
する。
［実施例］
第１図は本発明の半導体装置の製造方法の一実施例につ
いて説明する為の概略断面図であり、Ｓｉゲー｝ＣＭＯ
Ｓメモリーの絶縁保護膜に適用した場合を示している。
いて説明する為の概略断面図であり、Ｓｉゲー｝ＣＭＯ
Ｓメモリーの絶縁保護膜に適用した場合を示している。
シリコン基板１１には、ＭＯＳトランジスタ，抵抗や容
量等の半導体素子が形成され、フィールド絶縁膜１２や
層間絶縁膜１５を介してコンタクトホールが開孔され、
Ｓｉ，Ｏ ｕ ｆ １％程度含んだＡ１を厚みが０．８
〜ｉ． ｏμｍスパッタリングした後、フォトリソ工程
で最小間隔が０．８〜１．゛２μｒｒＬ程度にパターン
形威し、塩素系のガスでドライエッチングし、ほぼ垂直
に圓面が形成された金属配線１４を施してある。この上
に５８０℃でロードロック枚葉弐〇ＶＤ装置により５７
０〜５ ８ ０ ℃， １ ０ ｔ Ｏ ｒ ｒ以下の
圧力でＴＥＯＳ（Ｓｉ（０２Ｈ５０）４）と０２をプラ
ズマ反応させシリコン酸化膜を約ｓｏｏｏＸ成長させた
。この時膜成長開始までの加熱時間は２０秒、成長速度
は約７０００Ｘ／分であり全処理時間は５分以内でＡｌ
ヒロックの成長は極少ない。
量等の半導体素子が形成され、フィールド絶縁膜１２や
層間絶縁膜１５を介してコンタクトホールが開孔され、
Ｓｉ，Ｏ ｕ ｆ １％程度含んだＡ１を厚みが０．８
〜ｉ． ｏμｍスパッタリングした後、フォトリソ工程
で最小間隔が０．８〜１．゛２μｒｒＬ程度にパターン
形威し、塩素系のガスでドライエッチングし、ほぼ垂直
に圓面が形成された金属配線１４を施してある。この上
に５８０℃でロードロック枚葉弐〇ＶＤ装置により５７
０〜５ ８ ０ ℃， １ ０ ｔ Ｏ ｒ ｒ以下の
圧力でＴＥＯＳ（Ｓｉ（０２Ｈ５０）４）と０２をプラ
ズマ反応させシリコン酸化膜を約ｓｏｏｏＸ成長させた
。この時膜成長開始までの加熱時間は２０秒、成長速度
は約７０００Ｘ／分であり全処理時間は５分以内でＡｌ
ヒロックの成長は極少ない。
次に４５０゜Ｃの５％Ｈ２のＡｒ雰囲気中で２０〜５０
分の熱処理を施した。この時も、金属配線１４０表面は
シリコン嘴化膜で櫨われておりＡ１ヒロノクの成長はほ
とんどない。次に、Ｃ’２Ｆ６ とＯＨＦ，を含む混合
ガスを用いた反応性ドライエッチャーで異方性エツチノ
くツクを行ｔｇＩ／Ｘ，シＩＪコン酸化膜のスペーサ−
１５を形成した（第１図（α））。続いてＳｉＨ４と０
２とＰＨ，を反応させＰＳＧ膜な５０００ｋ成長し第１
の保護絶縁膜１６とした後（第１図（ｂ））、更にＳｉ
Ｈ，ＮＨ３とＮ２を含むガス中で平行平板を用レ１、５
７０℃，５ｔｏｒｒでプラズマ反応させたシリコン窒化
膜を約６０００Ｘ積層させ第２の保護絶縁ｇ１７とＬ，
た。続いて、パターニングされたフォトレジストをマス
クにして、シリコン窒化膜はＯＦ４で、又シリコン酸化
膜はＯＨＦ，とＯＦ４の混合ガスを用いドライエッチン
グし、外部電極取り出し用のボンデイングノくツド１８
な開孔してある。（第１図（Ｃ）） このようにしてなる半導体装置は、従米の様にパッケー
ジ工程で金属配線にｖ形のノツチが（マし）ることもな
くなり、又ヒロツクによる不良も激減した。更に、第１
の保護絶縁膜１６の下にテーノくー化されたスペーサー
が人っている為、並属配線間の保畿絶縁膜１６．１７の
付き回りも良好になり、耐湿性の向上を図る事ができた
。
分の熱処理を施した。この時も、金属配線１４０表面は
シリコン嘴化膜で櫨われておりＡ１ヒロノクの成長はほ
とんどない。次に、Ｃ’２Ｆ６ とＯＨＦ，を含む混合
ガスを用いた反応性ドライエッチャーで異方性エツチノ
くツクを行ｔｇＩ／Ｘ，シＩＪコン酸化膜のスペーサ−
１５を形成した（第１図（α））。続いてＳｉＨ４と０
２とＰＨ，を反応させＰＳＧ膜な５０００ｋ成長し第１
の保護絶縁膜１６とした後（第１図（ｂ））、更にＳｉ
Ｈ，ＮＨ３とＮ２を含むガス中で平行平板を用レ１、５
７０℃，５ｔｏｒｒでプラズマ反応させたシリコン窒化
膜を約６０００Ｘ積層させ第２の保護絶縁ｇ１７とＬ，
た。続いて、パターニングされたフォトレジストをマス
クにして、シリコン窒化膜はＯＦ４で、又シリコン酸化
膜はＯＨＦ，とＯＦ４の混合ガスを用いドライエッチン
グし、外部電極取り出し用のボンデイングノくツド１８
な開孔してある。（第１図（Ｃ）） このようにしてなる半導体装置は、従米の様にパッケー
ジ工程で金属配線にｖ形のノツチが（マし）ることもな
くなり、又ヒロツクによる不良も激減した。更に、第１
の保護絶縁膜１６の下にテーノくー化されたスペーサー
が人っている為、並属配線間の保畿絶縁膜１６．１７の
付き回りも良好になり、耐湿性の向上を図る事ができた
。
又、他の実施例として、第１の保護絶縁膜１６として、
ＰＳＧ膜の代わりにＴＥＯＳとＯ，をプラズマ反応させ
たシリコン酸化膜を適用したが、カスピングもなく、よ
り平担性に優れシリコン窒化膜の付き回りも良くなった
上、前記実施例と同様な改善効果もあった。
ＰＳＧ膜の代わりにＴＥＯＳとＯ，をプラズマ反応させ
たシリコン酸化膜を適用したが、カスピングもなく、よ
り平担性に優れシリコン窒化膜の付き回りも良くなった
上、前記実施例と同様な改善効果もあった。
尚、ボンディングパッド１８の開孔にあたっては、まず
第１の保護絶縁膜１６となるＰＳＧ膜をフォトレジスト
をマスクして，ＨＩＰとＮＨ，Ｆ等の混合水溶液でオー
バーエッチ気味に開孔し、その後第２の保護絶縁膜１７
としてプラズマ反応させたシリコン窒化膜を積層させ、
再び、パターニングされたフォトレジストをマスクにし
て、該シリコン室化膜にＯＦ４でドライ′エッチングし
、外部電極取り出し用のボンデイングパツド１８を開孔
したが、ボンディングパッド１８の開孔断面に於いては
、第２図の如（、ＰＳＧ膜がシリコン窒化膜で完全に覆
われる構造となり、ＰＳＧ膜の吸湿が抑えられ、半導体
装置の耐湿性が、より向上した。更に，Ｈ２−Ａｒの熱
処理工程Ｇま、スペーサ−１５Ｋ用いるシリコン酸化膜
の形成後に限らず、第１の保護絶縁膜１６となるシリコ
ン酸イヒ膜やＰＳＧ膜を形成してからでもデノくイス特
性のコントロール効果はあり、ヒロツクは発生しｆｇ
Ｉｔ＼。
第１の保護絶縁膜１６となるＰＳＧ膜をフォトレジスト
をマスクして，ＨＩＰとＮＨ，Ｆ等の混合水溶液でオー
バーエッチ気味に開孔し、その後第２の保護絶縁膜１７
としてプラズマ反応させたシリコン窒化膜を積層させ、
再び、パターニングされたフォトレジストをマスクにし
て、該シリコン室化膜にＯＦ４でドライ′エッチングし
、外部電極取り出し用のボンデイングパツド１８を開孔
したが、ボンディングパッド１８の開孔断面に於いては
、第２図の如（、ＰＳＧ膜がシリコン窒化膜で完全に覆
われる構造となり、ＰＳＧ膜の吸湿が抑えられ、半導体
装置の耐湿性が、より向上した。更に，Ｈ２−Ａｒの熱
処理工程Ｇま、スペーサ−１５Ｋ用いるシリコン酸化膜
の形成後に限らず、第１の保護絶縁膜１６となるシリコ
ン酸イヒ膜やＰＳＧ膜を形成してからでもデノくイス特
性のコントロール効果はあり、ヒロツクは発生しｆｇ
Ｉｔ＼。
この時のガスは、金属配，ｆＪ１４のノツチ対策だけで
あれば、ＡｒＯ代わり−にＮ２やＨｅ等の不活性ガスを
用いても良く、又その単体ガスのみでも効果を有する。
あれば、ＡｒＯ代わり−にＮ２やＨｅ等の不活性ガスを
用いても良く、又その単体ガスのみでも効果を有する。
更に本発明は、ＭＯＳ−ＬＳＩに限らず、ノくイポーラ
やＤＭＯ Ｓ及びこれらを組み合わせた工０の保謹絶縁
膜にも適用でき、金属配線として＆ま、Ａ１とＳ１やＯ
ｕとの合金に限られず、Ｔｉ，Ｐｔ，Ｍｇ等を含むもの
や、ヒロツク，コンタクトパリャーの為にＴｉ，Ｗ，Ｐ
ｔ，ＭＯ等の高融点位属やその窒化物，ケイ化物あるレ
Ｘ＆まこれらの合位を上下に積層構造としたものにも応
用可能である。
やＤＭＯ Ｓ及びこれらを組み合わせた工０の保謹絶縁
膜にも適用でき、金属配線として＆ま、Ａ１とＳ１やＯ
ｕとの合金に限られず、Ｔｉ，Ｐｔ，Ｍｇ等を含むもの
や、ヒロツク，コンタクトパリャーの為にＴｉ，Ｗ，Ｐ
ｔ，ＭＯ等の高融点位属やその窒化物，ケイ化物あるレ
Ｘ＆まこれらの合位を上下に積層構造としたものにも応
用可能である。
［発明の効果］
以上の様に本発明によれば、微細化されたＭＯＳ−ＬＳ
Ｉ等の半導体装置に於ける保護絶縁膜のストレスバラン
ス，構造や付き回りを改善し、耐湿性，耐マイグレーシ
ョン特性等信頼性に係わる品質改善効果がある。工数的
にも容易に適用出来より集積化される半導体装置の安定
供給に寄与出来るものである。
Ｉ等の半導体装置に於ける保護絶縁膜のストレスバラン
ス，構造や付き回りを改善し、耐湿性，耐マイグレーシ
ョン特性等信頼性に係わる品質改善効果がある。工数的
にも容易に適用出来より集積化される半導体装置の安定
供給に寄与出来るものである。
第１図（α）〜（Ｃ）及び第２図は、本発明による半導
体装置の製造方法の実施例を示す概略断面図である。 第６図は、従米の半導体装置の製造方法に係わる概略断
面図である。 第４図は、従来の半導体装置の概略平面図であ１１・・
・・・・・・・シリコン基板 １２・・・・・・・・・フィールド絶縁膜１３・・・・
・・・・・層間栖縁障 ４・・・・・・・・・金属配線 ５・・・・・・・・・スベーサー ６・・・・・・・・・第１の保護絶縁膜７・・・・・・
・・・第２の保護絶縁膜８・・・・・・・・・ポンディ
ングパッ９・・・・・・・・・不純物層 ０・・・・・・・・・ノッチ １・・・・・・・・・ボイド ド
体装置の製造方法の実施例を示す概略断面図である。 第６図は、従米の半導体装置の製造方法に係わる概略断
面図である。 第４図は、従来の半導体装置の概略平面図であ１１・・
・・・・・・・シリコン基板 １２・・・・・・・・・フィールド絶縁膜１３・・・・
・・・・・層間栖縁障 ４・・・・・・・・・金属配線 ５・・・・・・・・・スベーサー ６・・・・・・・・・第１の保護絶縁膜７・・・・・・
・・・第２の保護絶縁膜８・・・・・・・・・ポンディ
ングパッ９・・・・・・・・・不純物層 ０・・・・・・・・・ノッチ １・・・・・・・・・ボイド ド
Claims (1)
- 半導体装置の最終金属配線上に、少なくとも、有機シ
ランを気相反応させたシリコン酸化膜を積層する工程、
該シリコン酸化膜の形成温度より高い温度で熱処理を施
す工程、異方性エッチバックにより最終金属配線の側壁
にスペーサーを形成する工程、第１の保護絶縁膜として
シリコン酸化膜を形成する工程、第２の保護絶縁膜とし
てプラズマ反応によるシリコン窒化膜を形成する工程を
具備したことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1308210A JPH03167828A (ja) | 1989-11-28 | 1989-11-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1308210A JPH03167828A (ja) | 1989-11-28 | 1989-11-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03167828A true JPH03167828A (ja) | 1991-07-19 |
Family
ID=17978247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1308210A Pending JPH03167828A (ja) | 1989-11-28 | 1989-11-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03167828A (ja) |
-
1989
- 1989-11-28 JP JP1308210A patent/JPH03167828A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3128811B2 (ja) | 半導体装置の製造方法 | |
| JP2792335B2 (ja) | 半導体装置の製造方法 | |
| JPH05235184A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| KR100380890B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP2000188332A (ja) | 半導体装置及びその製造方法 | |
| JP3142457B2 (ja) | 強誘電体薄膜キャパシタの製造方法 | |
| JPH07335753A (ja) | 半導体装置及びその製造方法 | |
| JP3149169B2 (ja) | 半導体装置の製造方法 | |
| JPH06267935A (ja) | 半導体装置の製造方法 | |
| KR100248800B1 (ko) | 반도체 장치의 금속배선 형성방법 | |
| JP2981366B2 (ja) | 半導体装置の製造方法 | |
| JPS62154646A (ja) | 半導体装置の製造方法 | |
| JPH0689941A (ja) | 半導体装置及びその製造方法 | |
| JPH01239940A (ja) | 半導体装置 | |
| JPH0492425A (ja) | 半導体装置の製造方法 | |
| JPH0342834A (ja) | 半導体装置 | |
| JP3342150B2 (ja) | 半導体装置の製造方法 | |
| JPH0817926A (ja) | 半導体装置の製造方法 | |
| JPH01295427A (ja) | 半導体装置の製造方法 | |
| JPH10135327A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH01298744A (ja) | 半導体装置の製造方法 | |
| JPH04158519A (ja) | 半導体装置の製造方法 | |
| JP3493863B2 (ja) | 半導体装置とその製法 | |
| JPS62165328A (ja) | 酸化後の金属合金化方法 | |
| JPH04158551A (ja) | 半導体装置の製造方法 |