JPH0817926A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0817926A JPH0817926A JP6168991A JP16899194A JPH0817926A JP H0817926 A JPH0817926 A JP H0817926A JP 6168991 A JP6168991 A JP 6168991A JP 16899194 A JP16899194 A JP 16899194A JP H0817926 A JPH0817926 A JP H0817926A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon oxide
- oxide film
- reflow
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 ストレスの大きいシリコン窒化膜を用いない
で、水蒸気雰囲気でのＢＰＳＧ膜のリフロー時における
基板や配線の酸化を防止する。 【構成】 シリコン酸化膜３の表面をアルゴンガスを用
いてスパッタエッチングし、シリコン酸化膜３の表面層
に加工変質層４を形成する。しかる後、ＢＰＳＧ膜５を
成膜してから、水蒸気雰囲気下でＢＰＳＧ膜５をリフロ
ーさせる。このとき、加工変質層４が基板１及び配線層
２の酸化を防止する。
で、水蒸気雰囲気でのＢＰＳＧ膜のリフロー時における
基板や配線の酸化を防止する。 【構成】 シリコン酸化膜３の表面をアルゴンガスを用
いてスパッタエッチングし、シリコン酸化膜３の表面層
に加工変質層４を形成する。しかる後、ＢＰＳＧ膜５を
成膜してから、水蒸気雰囲気下でＢＰＳＧ膜５をリフロ
ーさせる。このとき、加工変質層４が基板１及び配線層
２の酸化を防止する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に不純物を含有するシリコンガラス膜にリフ
ロー処理を施す工程を含む半導体装置の製造方法に関す
る。
に関し、特に不純物を含有するシリコンガラス膜にリフ
ロー処理を施す工程を含む半導体装置の製造方法に関す
る。
【０００２】
【従来の技術】近年、半導体集積回路の高集積化ととも
に、表面層の平坦化が重要視されている。その中で、高
温熱処理に耐え得るポリシリコンや高融点金属等の配線
層の段差形状を解消するために平坦化を行うに当たっ
て、配線層上層の層間絶縁膜としてＢＰＳＧ（Boro-Pho
spho Silicate Glass)膜が用いられている。ＢＰＳＧ膜
とは、シリコン酸化膜中にホウ素（Ｂ）とリン（Ｐ）を
導入してガラス転移温度（リフロー軟化温度）を下げた
絶縁膜をいい、ＢＰＳＧ膜を窒素雰囲気中で９００℃程
度の温度で熱処理することにより、リフローと呼ばれる
流動現象が生じ、段差形状を有する表面が平坦化され
る。
に、表面層の平坦化が重要視されている。その中で、高
温熱処理に耐え得るポリシリコンや高融点金属等の配線
層の段差形状を解消するために平坦化を行うに当たっ
て、配線層上層の層間絶縁膜としてＢＰＳＧ（Boro-Pho
spho Silicate Glass)膜が用いられている。ＢＰＳＧ膜
とは、シリコン酸化膜中にホウ素（Ｂ）とリン（Ｐ）を
導入してガラス転移温度（リフロー軟化温度）を下げた
絶縁膜をいい、ＢＰＳＧ膜を窒素雰囲気中で９００℃程
度の温度で熱処理することにより、リフローと呼ばれる
流動現象が生じ、段差形状を有する表面が平坦化され
る。
【０００３】しかし、素子の微細化に伴ってリフロー温
度をさらに低温化する必要が生じている。そのための方
法として、リフロー処理の雰囲気を窒素から水蒸気にす
る方法が知られている。この方法について図３を参照し
て簡単に説明する。
度をさらに低温化する必要が生じている。そのための方
法として、リフロー処理の雰囲気を窒素から水蒸気にす
る方法が知られている。この方法について図３を参照し
て簡単に説明する。
【０００４】まず、図３（ａ）に示すように、半導体基
板１１上に配線層１２をパターン形成し、その後にシリ
コン窒化膜１７を全面に成膜する。
板１１上に配線層１２をパターン形成し、その後にシリ
コン窒化膜１７を全面に成膜する。
【０００５】次に、図３（ｂ）に示すように、シリコン
窒化膜１７上にＢＰＳＧ膜１５を全面に成膜する。
窒化膜１７上にＢＰＳＧ膜１５を全面に成膜する。
【０００６】次に、図３（ｃ）に示すように、水蒸気雰
囲気下で熱処理を行い、ＢＰＳＧ膜１５をリフローさせ
て配線層１２による段差形状を平坦化する。
囲気下で熱処理を行い、ＢＰＳＧ膜１５をリフローさせ
て配線層１２による段差形状を平坦化する。
【０００７】水蒸気雰囲気下で熱処理によってリフロー
軟化温度が低下するのは、水蒸気がＢＰＳＧ膜中に取り
込まれる際にＯＨ分子となり、Ｓｉ−Ｏ−Ｓｉ結合がＳ
ｉ−ＯＨ結合に変わることによって結合強度が弱まるた
めである。
軟化温度が低下するのは、水蒸気がＢＰＳＧ膜中に取り
込まれる際にＯＨ分子となり、Ｓｉ−Ｏ−Ｓｉ結合がＳ
ｉ−ＯＨ結合に変わることによって結合強度が弱まるた
めである。
【０００８】
【発明が解決しようとする課題】しかしながら、ＢＰＳ
Ｇ膜１５内のＳｉ−ＯＨ結合を構成するＯＨ分子は、酸
化膜中での拡散係数が大きいために熱処理中に容易に拡
散し、半導体基板１１や配線層１２を酸化させる。そこ
で、この酸化を防ぐために、ＯＨ分子の拡散係数が小さ
いシリコン窒化膜１７をＢＰＳＧ膜１５下に酸化防止膜
として形成する必要があったが、シリコン窒化膜１７は
シリコン酸化膜に比べてストレスが大きい。つまり、上
述の水蒸気雰囲気下での熱処理によってＢＰＳＧ膜１５
をリフローする方法は、リフロー軟化温度を低下するこ
とができるという利点があったものの、シリコン窒化膜
１７のストレスによって半導体装置の信頼性を低下させ
るという問題点があった。
Ｇ膜１５内のＳｉ−ＯＨ結合を構成するＯＨ分子は、酸
化膜中での拡散係数が大きいために熱処理中に容易に拡
散し、半導体基板１１や配線層１２を酸化させる。そこ
で、この酸化を防ぐために、ＯＨ分子の拡散係数が小さ
いシリコン窒化膜１７をＢＰＳＧ膜１５下に酸化防止膜
として形成する必要があったが、シリコン窒化膜１７は
シリコン酸化膜に比べてストレスが大きい。つまり、上
述の水蒸気雰囲気下での熱処理によってＢＰＳＧ膜１５
をリフローする方法は、リフロー軟化温度を低下するこ
とができるという利点があったものの、シリコン窒化膜
１７のストレスによって半導体装置の信頼性を低下させ
るという問題点があった。
【０００９】そこで、本発明の目的は、リフロー軟化温
度を低いまま維持しつつ、シリコン窒化膜を用いる必要
がなくストレスの小さいリフローを行うことのできる半
導体装置の製造方法を提供することにある。
度を低いまま維持しつつ、シリコン窒化膜を用いる必要
がなくストレスの小さいリフローを行うことのできる半
導体装置の製造方法を提供することにある。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体装置の製造方法は、半導体基板上に
シリコン酸化膜を形成する第１の工程と、不活性ガスを
用いて前記シリコン酸化膜をスパッタエッチングする第
２の工程と、前記シリコン酸化膜上に不純物を含有する
シリコンガラス膜を形成する第３の工程と、前記シリコ
ンガラス膜にリフロー処理を施す第４の工程とを有す
る。
に、本発明の半導体装置の製造方法は、半導体基板上に
シリコン酸化膜を形成する第１の工程と、不活性ガスを
用いて前記シリコン酸化膜をスパッタエッチングする第
２の工程と、前記シリコン酸化膜上に不純物を含有する
シリコンガラス膜を形成する第３の工程と、前記シリコ
ンガラス膜にリフロー処理を施す第４の工程とを有す
る。
【００１１】
【作用】不活性ガスを用いてシリコン酸化膜をスパッタ
エッチングすることにより、シリコン酸化膜の表面に加
工変質層が形成され、この加工変質層がリフロー処理の
際の半導体基板や配線層の酸化を防止する。従って、リ
フロー軟化温度を低くできるとともに、シリコン窒化膜
を用いる必要のない低ストレスのリフローを行うことが
できる。
エッチングすることにより、シリコン酸化膜の表面に加
工変質層が形成され、この加工変質層がリフロー処理の
際の半導体基板や配線層の酸化を防止する。従って、リ
フロー軟化温度を低くできるとともに、シリコン窒化膜
を用いる必要のない低ストレスのリフローを行うことが
できる。
【００１２】
【実施例】以下、本発明の実施例を図面を参照して説明
する。
する。
【００１３】図１に、本実施例の半導体装置の製造方法
を工程順に示す。
を工程順に示す。
【００１４】まず、図１（ａ）に示すように、半導体基
板１上に膜厚０．３μｍ程度のポリシリコン配線層２を
パターン形成する。しかる後、膜厚０．２μｍ程度のシ
リコン酸化膜３を全面に低圧熱ＣＶＤ法で成膜する。
尚、ポリシリコン配線層２の代わりに、タングステンシ
リサイド膜等の高融点金属単層又は高融点金属とポリシ
リコンとの積層構造膜を用いてもよい。また、シリコン
酸化膜３の成膜法として常圧熱ＣＶＤ法やプラズマＣＶ
Ｄ法を用いることができる。
板１上に膜厚０．３μｍ程度のポリシリコン配線層２を
パターン形成する。しかる後、膜厚０．２μｍ程度のシ
リコン酸化膜３を全面に低圧熱ＣＶＤ法で成膜する。
尚、ポリシリコン配線層２の代わりに、タングステンシ
リサイド膜等の高融点金属単層又は高融点金属とポリシ
リコンとの積層構造膜を用いてもよい。また、シリコン
酸化膜３の成膜法として常圧熱ＣＶＤ法やプラズマＣＶ
Ｄ法を用いることができる。
【００１５】次に、図１（ｂ）に示すように、シリコン
酸化膜３の表面をアルゴンガスを用いて０．０５μｍ程
度スパッタエッチングする。これによって、シリコン酸
化膜３の表面層には、０．０５μｍ程度の加工変質層４
が形成される。スパッタエッチングの条件は、平行平板
型のＲＦエッチャーを用いて圧力３００Ｐａ程度、ＲＦ
出力５００Ｗ程度、アルゴンガス流量５０ｓｃｃｍ程度
である。尚、アルゴン以外に窒素等の不活性ガスを用い
てもよい。
酸化膜３の表面をアルゴンガスを用いて０．０５μｍ程
度スパッタエッチングする。これによって、シリコン酸
化膜３の表面層には、０．０５μｍ程度の加工変質層４
が形成される。スパッタエッチングの条件は、平行平板
型のＲＦエッチャーを用いて圧力３００Ｐａ程度、ＲＦ
出力５００Ｗ程度、アルゴンガス流量５０ｓｃｃｍ程度
である。尚、アルゴン以外に窒素等の不活性ガスを用い
てもよい。
【００１６】この加工変質層４の構造について、図２を
参照して説明する。スパッタエッチングする前のシリコ
ン酸化膜３は、図２（ａ）に示すように、シリコン原子
（Ｓｉ）の４方位に酸素原子（Ｏ）が結合した状態であ
る。従って、水酸基ＯＨ等の拡散を阻止できず、下地の
半導体基板１や配線層２の酸化が進行する。一方、シリ
コン酸化膜３の表面をスパッタエッチングすると、その
表面層は図２（ｂ）に示すように、シリコンと酸素の結
合状態が乱れ、未結合手が多数存在するようになる。よ
って、リフロー処理時に拡散してきた水酸基ＯＨ等はこ
の部分で捕獲されるため、加工変質層４は下地膜の酸化
防止膜として機能する。
参照して説明する。スパッタエッチングする前のシリコ
ン酸化膜３は、図２（ａ）に示すように、シリコン原子
（Ｓｉ）の４方位に酸素原子（Ｏ）が結合した状態であ
る。従って、水酸基ＯＨ等の拡散を阻止できず、下地の
半導体基板１や配線層２の酸化が進行する。一方、シリ
コン酸化膜３の表面をスパッタエッチングすると、その
表面層は図２（ｂ）に示すように、シリコンと酸素の結
合状態が乱れ、未結合手が多数存在するようになる。よ
って、リフロー処理時に拡散してきた水酸基ＯＨ等はこ
の部分で捕獲されるため、加工変質層４は下地膜の酸化
防止膜として機能する。
【００１７】次に、図１（ｃ）に示すように、加工変質
層４上に膜厚０．５μｍ程度のＢＰＳＧ膜５を常圧熱Ｃ
ＶＤ法によって成膜する。尚、ＢＰＳＧ膜５は、低圧熱
ＣＶＤ法やプラズマＣＶＤ法を用いて成膜してもよい。
また、ＢＰＳＧ膜５に含まれるリン及びホウ素の代わり
にゲルマニウムや砒素を添加したシリコンガラス膜（シ
リケートガラス）を用いてもよい。
層４上に膜厚０．５μｍ程度のＢＰＳＧ膜５を常圧熱Ｃ
ＶＤ法によって成膜する。尚、ＢＰＳＧ膜５は、低圧熱
ＣＶＤ法やプラズマＣＶＤ法を用いて成膜してもよい。
また、ＢＰＳＧ膜５に含まれるリン及びホウ素の代わり
にゲルマニウムや砒素を添加したシリコンガラス膜（シ
リケートガラス）を用いてもよい。
【００１８】次に、図１（ｄ）に示すように、水蒸気雰
囲気下で温度８５０℃、３０分の熱処理を行い、ＢＰＳ
Ｇ膜５をリフローさせてポリシリコン配線層２の段差形
状の平坦化を行う。このとき、上述のように、加工変質
層４が下地の半導体基板１及びポリシリコン配線層２の
酸化防止膜として機能する。
囲気下で温度８５０℃、３０分の熱処理を行い、ＢＰＳ
Ｇ膜５をリフローさせてポリシリコン配線層２の段差形
状の平坦化を行う。このとき、上述のように、加工変質
層４が下地の半導体基板１及びポリシリコン配線層２の
酸化防止膜として機能する。
【００１９】以上説明したように、本実施例によると、
シリコン酸化膜３の表面に形成した加工変質層４がリフ
ロー処理時にシリコン酸化膜３中を拡散するＯＨ分子を
捕獲する酸化防止膜として機能し、リフロー処理中にシ
リコン基板１や配線層２が酸化されるのを防止すること
ができる。つまり、水蒸気雰囲気下で比較的低温のリフ
ローができ、且つ、従来のようにストレスの高いシリコ
ン窒化膜を用いることなく下地膜の酸化防止ができて、
半導体装置の信頼性及び集積度を向上させることができ
る。
シリコン酸化膜３の表面に形成した加工変質層４がリフ
ロー処理時にシリコン酸化膜３中を拡散するＯＨ分子を
捕獲する酸化防止膜として機能し、リフロー処理中にシ
リコン基板１や配線層２が酸化されるのを防止すること
ができる。つまり、水蒸気雰囲気下で比較的低温のリフ
ローができ、且つ、従来のようにストレスの高いシリコ
ン窒化膜を用いることなく下地膜の酸化防止ができて、
半導体装置の信頼性及び集積度を向上させることができ
る。
【００２０】
【発明の効果】本発明によると、シリコン酸化膜を不活
性ガスを用いてスパッタエッチングすることにより、シ
リコン酸化膜の表面に加工変質層が形成され、この加工
変質層がリフロー処理の際の半導体基板や配線層の酸化
を防止する。従って、リフロー軟化温度を低くできると
ともに、シリコン窒化膜を用いる必要のない低ストレス
のリフローを行うことができる。よって、半導体装置の
信頼性及び集積度を向上させることができる。
性ガスを用いてスパッタエッチングすることにより、シ
リコン酸化膜の表面に加工変質層が形成され、この加工
変質層がリフロー処理の際の半導体基板や配線層の酸化
を防止する。従って、リフロー軟化温度を低くできると
ともに、シリコン窒化膜を用いる必要のない低ストレス
のリフローを行うことができる。よって、半導体装置の
信頼性及び集積度を向上させることができる。
【図１】本発明の実施例の半導体装置の製造方法を工程
順に示す概略断面図である。
順に示す概略断面図である。
【図２】シリコンと酸素との結合の様子を示す模式図で
ある。
ある。
【図３】従来の半導体装置の製造方法を工程順に示す概
略断面図である。
略断面図である。
１ 半導体基板 ２ ポリシリコン配線層 ３ シリコン酸化膜 ４ 加工変質層 ５ ＢＰＳＧ膜
Claims (1)
- 【請求項１】 半導体基板上にシリコン酸化膜を形成す
る第１の工程と、 不活性ガスを用いて前記シリコン酸化膜をスパッタエッ
チングする第２の工程と、 前記シリコン酸化膜上に不純物を含有するシリコンガラ
ス膜を形成する第３の工程と、 前記シリコンガラス膜にリフロー処理を施す第４の工程
とを有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6168991A JPH0817926A (ja) | 1994-06-28 | 1994-06-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6168991A JPH0817926A (ja) | 1994-06-28 | 1994-06-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0817926A true JPH0817926A (ja) | 1996-01-19 |
Family
ID=15878335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6168991A Withdrawn JPH0817926A (ja) | 1994-06-28 | 1994-06-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0817926A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6569782B2 (en) | 2000-06-15 | 2003-05-27 | Samsung Electronics Co., Ltd. | Insulating layer, semiconductor device and methods for fabricating the same |
| US6730619B2 (en) | 2000-06-15 | 2004-05-04 | Samsung Electronics Co., Ltd. | Method of manufacturing insulating layer and semiconductor device including insulating layer |
| US7645705B2 (en) | 2005-12-29 | 2010-01-12 | Dongbu Hitek Co., Ltd. | Method of fabricating a semiconductor device having a pre metal dielectric liner |
-
1994
- 1994-06-28 JP JP6168991A patent/JPH0817926A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6569782B2 (en) | 2000-06-15 | 2003-05-27 | Samsung Electronics Co., Ltd. | Insulating layer, semiconductor device and methods for fabricating the same |
| US6730619B2 (en) | 2000-06-15 | 2004-05-04 | Samsung Electronics Co., Ltd. | Method of manufacturing insulating layer and semiconductor device including insulating layer |
| US7180129B2 (en) | 2000-06-15 | 2007-02-20 | Samsung Electronics Co., Ltd. | Semiconductor device including insulating layer |
| US7645705B2 (en) | 2005-12-29 | 2010-01-12 | Dongbu Hitek Co., Ltd. | Method of fabricating a semiconductor device having a pre metal dielectric liner |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05243223A (ja) | 集積回路装置の製造方法 | |
| JPH1174352A (ja) | 半導体装置およびその製造方法 | |
| KR100380890B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP2000188332A (ja) | 半導体装置及びその製造方法 | |
| KR19980071777A (ko) | 반도체 장치 제조 방법 | |
| JPH10256372A (ja) | 半導体装置の製造方法 | |
| JPH06112192A (ja) | 半導体装置の製造方法 | |
| JPH07273182A (ja) | 半導体装置の製造方法 | |
| JP2561008B2 (ja) | 半導体装置の製造方法 | |
| JPH07183505A (ja) | 半導体装置の製造方法 | |
| JPH01243553A (ja) | 半導体装置の製造方法 | |
| JPH04296041A (ja) | 半導体装置及びその製造方法 | |
| JPS6160580B2 (ja) | ||
| JP3342150B2 (ja) | 半導体装置の製造方法 | |
| JP2611744B2 (ja) | 半導体装置の製造方法 | |
| JPH0817821A (ja) | 半導体装置の製造方法 | |
| JP2608889B2 (ja) | 半導体装置の製造方法 | |
| JP2741799B2 (ja) | 半導体装置の製造方法 | |
| JPH1174353A (ja) | 半導体装置およびその製造方法 | |
| JPH0737879A (ja) | 半導体装置の製造方法 | |
| JPS6349901B2 (ja) | ||
| JPH098137A (ja) | 半導体装置及びその製造方法 | |
| JPH08279501A (ja) | 半導体素子の製造方法 | |
| JPH09237892A (ja) | 半導体装置の製造方法 | |
| JPH03154332A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010904 |