JPH0689941A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0689941A JPH0689941A JP2350891A JP2350891A JPH0689941A JP H0689941 A JPH0689941 A JP H0689941A JP 2350891 A JP2350891 A JP 2350891A JP 2350891 A JP2350891 A JP 2350891A JP H0689941 A JPH0689941 A JP H0689941A
- Authority
- JP
- Japan
- Prior art keywords
- film
- sio
- contact hole
- interlayer insulating
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 コンタクト穴に埋設されるタングステンプラ
グの形状をよく制御し、タングステンプラグの剥離を抑
え、信頼性の高い半導体装置及びその製造方法を提供す
る。 【構成】 素子が形成されたウエハー上に、第１のノン
ドープＳiＯ2膜、ボロンホスホラスドープトＳiＯ2膜及
びＥＣＲ法によるＳiＯ2膜が順に積層されコンタクト穴
が開孔されてなる層間絶縁膜を有し、層間絶縁膜の上面
及びコンタクト穴の側壁上部のＥＣＲ法によるＳiＯ2膜
の表面が第２のノンドープＳiＯ2膜によってカバーさ
れ、コンタクト穴にタングステンプラグが埋設されタン
グステンプラグの上を含む領域にアルミニウム系配線層
が形成されてなる半導体装置。
グの形状をよく制御し、タングステンプラグの剥離を抑
え、信頼性の高い半導体装置及びその製造方法を提供す
る。 【構成】 素子が形成されたウエハー上に、第１のノン
ドープＳiＯ2膜、ボロンホスホラスドープトＳiＯ2膜及
びＥＣＲ法によるＳiＯ2膜が順に積層されコンタクト穴
が開孔されてなる層間絶縁膜を有し、層間絶縁膜の上面
及びコンタクト穴の側壁上部のＥＣＲ法によるＳiＯ2膜
の表面が第２のノンドープＳiＯ2膜によってカバーさ
れ、コンタクト穴にタングステンプラグが埋設されタン
グステンプラグの上を含む領域にアルミニウム系配線層
が形成されてなる半導体装置。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置及びその
製造方法に関する。さらに詳しくは、コンタクト配線及
びその作製方法に関し、ことにＤＲＡＭ、ＳＲＡＭ、Ｅ
2ＰＲＯＭ、マスクＲＯＭ等ＭＯＳプロセス、ハイポー
ラプロセス、ＣＣＤ等ＬＳＩの製造に用いられる。
製造方法に関する。さらに詳しくは、コンタクト配線及
びその作製方法に関し、ことにＤＲＡＭ、ＳＲＡＭ、Ｅ
2ＰＲＯＭ、マスクＲＯＭ等ＭＯＳプロセス、ハイポー
ラプロセス、ＣＣＤ等ＬＳＩの製造に用いられる。
【０００２】
【従来の技術】従来の半導体装置は、図２に示すように
素子が形成されたウェハー１１上に、ノンドープトＳi
Ｏ2膜（ＮＳＧ）１２とボロンホスホラスドープトＳiＯ
2膜（ＢＰＳＧ）１３が順に積層され、所定の位置にコ
ンタクト穴が開孔され、この中にタングステンプラグ１
６が形成され、この上にアルミニウム系配線層１７が形
成されて構成されている。
素子が形成されたウェハー１１上に、ノンドープトＳi
Ｏ2膜（ＮＳＧ）１２とボロンホスホラスドープトＳiＯ
2膜（ＢＰＳＧ）１３が順に積層され、所定の位置にコ
ンタクト穴が開孔され、この中にタングステンプラグ１
６が形成され、この上にアルミニウム系配線層１７が形
成されて構成されている。
【０００３】また、近年、図３に示すように素子が形成
されたウェハー１１′上に、ＮＳＧ膜１２′、ＢＰＳＧ
膜１３′及びエレクトロンサイクロトロンレゾナンス法
によるＳiＯ2（ＥＣＲ−ＳiＯ2）膜１４が順に積層さ
れ、所定の位置にコンタクト穴が開孔され、この中にタ
ングステンプラグ１６′が形成され、この上にアルミニ
ウム系配線層１７′が形成されてなる半導体装置が知ら
れている。
されたウェハー１１′上に、ＮＳＧ膜１２′、ＢＰＳＧ
膜１３′及びエレクトロンサイクロトロンレゾナンス法
によるＳiＯ2（ＥＣＲ−ＳiＯ2）膜１４が順に積層さ
れ、所定の位置にコンタクト穴が開孔され、この中にタ
ングステンプラグ１６′が形成され、この上にアルミニ
ウム系配線層１７′が形成されてなる半導体装置が知ら
れている。
【０００４】
【発明が解決しようとする課題】上記前者の半導体装置
は、ＢＰＳＧ膜から不要な不純物が拡散して半導体装置
の信頼性を低下させるという問題がある。後者は、コン
タクト穴にタングステンを選択成長させて埋設する工程
においてタングステンの異常成長が起こりタングステン
の膜厚を制御するのが困難という問題がある。また、い
ずれの半導体装置もタングステンプラグが剥離しやすい
という問題がある。
は、ＢＰＳＧ膜から不要な不純物が拡散して半導体装置
の信頼性を低下させるという問題がある。後者は、コン
タクト穴にタングステンを選択成長させて埋設する工程
においてタングステンの異常成長が起こりタングステン
の膜厚を制御するのが困難という問題がある。また、い
ずれの半導体装置もタングステンプラグが剥離しやすい
という問題がある。
【０００５】この発明は上記問題を解決するためになさ
れたものであって、不要な不純物の拡散がなく、タング
ステンの膜厚がよく制御されタングステンの剥離がなく
信頼性の高い半導体装置及びその製造方法を提供しよう
とするものである。
れたものであって、不要な不純物の拡散がなく、タング
ステンの膜厚がよく制御されタングステンの剥離がなく
信頼性の高い半導体装置及びその製造方法を提供しよう
とするものである。
【０００６】
【課題を解決するための手段】この発明によれば、素子
が形成されたウェハー上に、第１のノンドープトＳiＯ2
膜、ボロンホスホラスドープトＳiＯ2膜及びエレクトロ
ンサイクロトロンレゾナンス法によるＳiＯ2膜が順に積
層されコンタクト穴が開孔されてなる層間絶縁膜を有
し、層間絶縁膜の上面及びコンタクト穴の側壁上部のエ
レクトロンサイクロトロンレゾナンス法によるＳiＯ2膜
の表面が第２のノンドープトＳiＯ2膜によってカバーさ
れ、コンタクト穴にタングステンプラグが埋設され、タ
ングステンプラグの上を含む領域にアルミニウム系配線
層が形成されてなる半導体装置が提供される。
が形成されたウェハー上に、第１のノンドープトＳiＯ2
膜、ボロンホスホラスドープトＳiＯ2膜及びエレクトロ
ンサイクロトロンレゾナンス法によるＳiＯ2膜が順に積
層されコンタクト穴が開孔されてなる層間絶縁膜を有
し、層間絶縁膜の上面及びコンタクト穴の側壁上部のエ
レクトロンサイクロトロンレゾナンス法によるＳiＯ2膜
の表面が第２のノンドープトＳiＯ2膜によってカバーさ
れ、コンタクト穴にタングステンプラグが埋設され、タ
ングステンプラグの上を含む領域にアルミニウム系配線
層が形成されてなる半導体装置が提供される。
【０００７】この発明の半導体装置は、例えば次のよう
にして製造することができる。
にして製造することができる。
【０００８】すなわち、素子が形成されたウェハー上
に、常圧ＣＶＤ法によって第１のノンドープトＳiＯ2膜
とボロンホスホラスドープトＳiＯ2膜を、次いでエレク
トロンサイクロトロンレゾナンス法によってＳiＯ2膜を
順に積層して層間絶縁膜を形成し、層間絶縁膜の所定位
置にコンタクト穴を開孔した後、コンタクト穴を含む領
域に常圧ＣＶＤ法によってノンドープトＳiＯ2を積層
し、ウェハーをノンドープトＳiＯ2のエッチング液に浸
漬することによってコンタクト穴底部及び側壁下部の薄
い膜厚のノンドープトＳiＯ2膜を除去し、層間絶縁膜上
及びコンタクト穴の側壁上部のエレクトロンサイクロト
ロンレゾナンス法によるＳiＯ2膜面上の厚い膜厚のノン
ドープトＳiＯ2膜を残して第２のノンドープトＳiＯ2膜
を形成し、コンタクト穴にタングステンを堆積してタン
グステンプラグを形成し、タングステンプラグの上を含
む領域にアルミニウム配線層を形成して半導体装置を製
造する。
に、常圧ＣＶＤ法によって第１のノンドープトＳiＯ2膜
とボロンホスホラスドープトＳiＯ2膜を、次いでエレク
トロンサイクロトロンレゾナンス法によってＳiＯ2膜を
順に積層して層間絶縁膜を形成し、層間絶縁膜の所定位
置にコンタクト穴を開孔した後、コンタクト穴を含む領
域に常圧ＣＶＤ法によってノンドープトＳiＯ2を積層
し、ウェハーをノンドープトＳiＯ2のエッチング液に浸
漬することによってコンタクト穴底部及び側壁下部の薄
い膜厚のノンドープトＳiＯ2膜を除去し、層間絶縁膜上
及びコンタクト穴の側壁上部のエレクトロンサイクロト
ロンレゾナンス法によるＳiＯ2膜面上の厚い膜厚のノン
ドープトＳiＯ2膜を残して第２のノンドープトＳiＯ2膜
を形成し、コンタクト穴にタングステンを堆積してタン
グステンプラグを形成し、タングステンプラグの上を含
む領域にアルミニウム配線層を形成して半導体装置を製
造する。
【０００９】素子が形成されたウェハー上に、第１のノ
ンドープトＳiＯ2膜とボロンホスホラスドープトＳiＯ2
を、次いでエレクトロンサイクロトロンレゾナンス法に
よってＳiＯ2膜を順に積層して層間絶縁膜を形成し、こ
の所定位置にコンタクト穴を開孔する。
ンドープトＳiＯ2膜とボロンホスホラスドープトＳiＯ2
を、次いでエレクトロンサイクロトロンレゾナンス法に
よってＳiＯ2膜を順に積層して層間絶縁膜を形成し、こ
の所定位置にコンタクト穴を開孔する。
【００１０】上記ノンドープトＳiＯ2ＮＳＧ膜は、層間
絶縁膜を構成するためのものであって、通常０.１〜０.
２μmの膜厚を有し、例えば常圧ＣＶＤ法を用いて３７
０〜４３０°Ｃの温度でウェハー上に積層して形成する
ことができる。
絶縁膜を構成するためのものであって、通常０.１〜０.
２μmの膜厚を有し、例えば常圧ＣＶＤ法を用いて３７
０〜４３０°Ｃの温度でウェハー上に積層して形成する
ことができる。
【００１１】上記ボロンホスホラスドープトＳiＯ2ＢＰ
ＳＧ膜は、同様に層間絶縁膜を構成するためのものであ
って、通常０.４〜０.８μmの膜厚を有し、例えば常圧Ｃ
ＶＤ法を用いて３７０〜４３０°Ｃの温度で上記ＮＳＧ
膜上に積層し、Ｎ2雰囲気中８５０〜９５０°Ｃのフロ
ー条件で処理して表面平滑化して形成することができ
る。
ＳＧ膜は、同様に層間絶縁膜を構成するためのものであ
って、通常０.４〜０.８μmの膜厚を有し、例えば常圧Ｃ
ＶＤ法を用いて３７０〜４３０°Ｃの温度で上記ＮＳＧ
膜上に積層し、Ｎ2雰囲気中８５０〜９５０°Ｃのフロ
ー条件で処理して表面平滑化して形成することができ
る。
【００１２】上記エレクトロンサイクロトロンレゾナン
ス法によるＳiＯ2膜は、同様に層間絶縁膜を構成するた
めのものであって、通常０.４〜１.０μmの膜厚を有し、
エレクトロンサイクロトロンレゾナンス（ＥＣＲ）法を
用いて２５０〜３５０°Ｃの温度で上記平滑化されたＢ
ＰＳＧ膜上に積層して形成することができる。
ス法によるＳiＯ2膜は、同様に層間絶縁膜を構成するた
めのものであって、通常０.４〜１.０μmの膜厚を有し、
エレクトロンサイクロトロンレゾナンス（ＥＣＲ）法を
用いて２５０〜３５０°Ｃの温度で上記平滑化されたＢ
ＰＳＧ膜上に積層して形成することができる。
【００１３】ＥＣＲ法は、原料の熱分解室と熱分解生成
物の堆積室が別々に配置された装置によって行われるＣ
ＶＤ法であり、比較的低温で表面平滑なＳiＯ2膜を積層
することができる。
物の堆積室が別々に配置された装置によって行われるＣ
ＶＤ法であり、比較的低温で表面平滑なＳiＯ2膜を積層
することができる。
【００１４】上記コンタクト穴は、層間絶縁膜の下方の
素子のコンタクトを形成するためのものであって、通常
ホトリソグラフィ法によって層間絶縁膜の所定位置に貫
通して形成され、通常直径０.４〜０.５μm、深さ１.０
〜２.０μmの寸法を有する。
素子のコンタクトを形成するためのものであって、通常
ホトリソグラフィ法によって層間絶縁膜の所定位置に貫
通して形成され、通常直径０.４〜０.５μm、深さ１.０
〜２.０μmの寸法を有する。
【００１５】この発明においては、コンタクト穴を含む
領域にノンドープトＳiＯ2膜を積層し、ウェハーをノン
ドープトＳiＯ2のエッチング液に浸漬することによって
コンタクト穴底部及び側壁下部の薄い膜厚のノンドープ
トＳiＯ2膜を除去し、層間絶縁膜上及びコンタクト穴の
側壁上部のエレクトロンサイクロトロンレゾナンス法に
よるＳiＯ2膜面上の厚い膜厚のノンドープトＳiＯ2膜を
残して第２のノンドープトＳiＯ2膜を形成する。
領域にノンドープトＳiＯ2膜を積層し、ウェハーをノン
ドープトＳiＯ2のエッチング液に浸漬することによって
コンタクト穴底部及び側壁下部の薄い膜厚のノンドープ
トＳiＯ2膜を除去し、層間絶縁膜上及びコンタクト穴の
側壁上部のエレクトロンサイクロトロンレゾナンス法に
よるＳiＯ2膜面上の厚い膜厚のノンドープトＳiＯ2膜を
残して第２のノンドープトＳiＯ2膜を形成する。
【００１６】上記ノンドープトＳiＯ2膜は、第２ノンド
ープトＳiＯ2膜を形成するためのものであって、層間絶
縁膜の表面を構成するＥＣＲ−ＳiＯ2膜上及びコンタク
ト穴の側壁部と底部に、例えば常圧ＣＶＤ法によって積
層することができる。この膜厚は、ＥＣＲ−ＳiＯ2膜上
及びコンタクト穴の側壁上部の方がコンタクト穴底部及
び側壁下部に比べて大きくなる。
ープトＳiＯ2膜を形成するためのものであって、層間絶
縁膜の表面を構成するＥＣＲ−ＳiＯ2膜上及びコンタク
ト穴の側壁部と底部に、例えば常圧ＣＶＤ法によって積
層することができる。この膜厚は、ＥＣＲ−ＳiＯ2膜上
及びコンタクト穴の側壁上部の方がコンタクト穴底部及
び側壁下部に比べて大きくなる。
【００１７】また、この膜厚は、ＥＣＲ−ＳiＯ2膜上
で、通常０.１〜０.２μmでありコンタクト穴開口部か
らコンタクト穴底部にいくに従って小さくなりコンタク
ト穴底部で、通常０〜０.０１μmである。
で、通常０.１〜０.２μmでありコンタクト穴開口部か
らコンタクト穴底部にいくに従って小さくなりコンタク
ト穴底部で、通常０〜０.０１μmである。
【００１８】上記ノンドープトＳiＯ2エッチング液は、
コンタクト穴底部の薄い膜厚のノンドープトＳiＯ2膜を
除去するためのものであって、例えば１００：１ＢＨＦ
（バッファードフッ酸溶液）等を用いることができる。
コンタクト穴底部の薄い膜厚のノンドープトＳiＯ2膜を
除去するためのものであって、例えば１００：１ＢＨＦ
（バッファードフッ酸溶液）等を用いることができる。
【００１９】このエッチング液による処理は、コンタク
ト穴底部の薄い膜厚のノンドープトＳiＯ2膜を除去しコ
ンタクト穴の側壁上部のＥＣＲ−ＳiＯ2膜面及びコンタ
クト穴外の層間絶縁膜上のＥＣＲ−ＳiＯ2膜をカバーす
るようにノンドープトＳiＯ2膜を残すように行うのがよ
い。
ト穴底部の薄い膜厚のノンドープトＳiＯ2膜を除去しコ
ンタクト穴の側壁上部のＥＣＲ−ＳiＯ2膜面及びコンタ
クト穴外の層間絶縁膜上のＥＣＲ−ＳiＯ2膜をカバーす
るようにノンドープトＳiＯ2膜を残すように行うのがよ
い。
【００２０】残されたノンドープトＳiＯ2膜によって第
２のノンドープトＳiＯ2膜が構成される。この膜厚は、
通常０.０１〜０.０２μmである。
２のノンドープトＳiＯ2膜が構成される。この膜厚は、
通常０.０１〜０.０２μmである。
【００２１】上記第２のノンドープトＳiＯ2膜は、後工
程のコンタクト穴にタングステンを堆積する工程におい
て、タングステンの異常堆積を防止してタングステンの
堆積量を制御すると共にＥＣＲ法によるＳiＯ2膜の表面
から不純物の拡散を防止することができ、更にコンタク
ト穴底部側に対してコンタクト穴開口部側が狭くなるよ
うに配置されるので、この中に埋設されるタングステン
プラグの剥離を防止することができる。
程のコンタクト穴にタングステンを堆積する工程におい
て、タングステンの異常堆積を防止してタングステンの
堆積量を制御すると共にＥＣＲ法によるＳiＯ2膜の表面
から不純物の拡散を防止することができ、更にコンタク
ト穴底部側に対してコンタクト穴開口部側が狭くなるよ
うに配置されるので、この中に埋設されるタングステン
プラグの剥離を防止することができる。
【００２２】この発明においては、コンタクト穴にタン
グステンプラグが埋設され、タングステンプラグの上を
含む領域にアルミニウム系配線層が形成され半導体装置
が構成される。
グステンプラグが埋設され、タングステンプラグの上を
含む領域にアルミニウム系配線層が形成され半導体装置
が構成される。
【００２３】上記タングステンプラグは、層間絶縁膜下
方の素子のコンタクト形成するためのものであって、選
択タングステン成長法によって形成することができる。
方の素子のコンタクト形成するためのものであって、選
択タングステン成長法によって形成することができる。
【００２４】
【作用】第２のノンドープトＳiＯ2膜が、ＥＣＲ−Ｓi
Ｏ2膜の露出面をカバーして、コンタクト穴にタングス
テンを堆積する工程においてＥＣＲ−ＳiＯ2膜とタング
ステンとの接触を防ぎタングステンの異常堆積を迎えタ
ングステン堆積量の制御を容易にする。また第２のノン
ドープトＳiＯ2膜がＥＣＲ−ＳiＯ2膜からの不純物の拡
散を抑えると共にコンタクト穴の形状を底部側に比べて
開口側で狭くする。
Ｏ2膜の露出面をカバーして、コンタクト穴にタングス
テンを堆積する工程においてＥＣＲ−ＳiＯ2膜とタング
ステンとの接触を防ぎタングステンの異常堆積を迎えタ
ングステン堆積量の制御を容易にする。また第２のノン
ドープトＳiＯ2膜がＥＣＲ−ＳiＯ2膜からの不純物の拡
散を抑えると共にコンタクト穴の形状を底部側に比べて
開口側で狭くする。
【００２５】
【実施例】この発明の実施例を図面を用いて説明する。
【００２６】図１に示すように、素子が形成されたシリ
コン基板（ウエハー）１をＣＶＤ装置内に配置し、ウエ
ハーを４００°Ｃに加熱し常圧ＣＶＤ法によって膜厚
０.２μmのノンドープトＳiＯ2膜２と膜厚０.５μmのＢ
ＰＳＧ膜３とを順に積層する。
コン基板（ウエハー）１をＣＶＤ装置内に配置し、ウエ
ハーを４００°Ｃに加熱し常圧ＣＶＤ法によって膜厚
０.２μmのノンドープトＳiＯ2膜２と膜厚０.５μmのＢ
ＰＳＧ膜３とを順に積層する。
【００２７】次に、このウエハーをＮ2ガス雰囲気中で
９００°Ｃに加熱して流動させて表面を平滑化する。
９００°Ｃに加熱して流動させて表面を平滑化する。
【００２８】次に、ＥＣＲ法のＣＶＤ装置内にウエハー
を配置し、ウエハーを３００°Ｃに加熱してＳiＯ2を積
層して膜厚０.７μmのＥＣＲ−ＳiＯ2膜４を形成し、上
記３つの膜からなる層間絶縁層を作製する。
を配置し、ウエハーを３００°Ｃに加熱してＳiＯ2を積
層して膜厚０.７μmのＥＣＲ−ＳiＯ2膜４を形成し、上
記３つの膜からなる層間絶縁層を作製する。
【００２９】なお、このＥＣＲ−ＳiＯ2膜４は平坦性に
優れている。
優れている。
【００３０】次に、ホトリソグラフィ法によって、コン
タクトの形成を意図する位置の層間絶縁膜にコンタクト
穴を開孔する。
タクトの形成を意図する位置の層間絶縁膜にコンタクト
穴を開孔する。
【００３１】次に、常圧ＣＶＤ法によって層間絶縁膜形
成面に、層間絶縁層上で０.２μmの膜厚となるように第
２のノンドープトＳiＯ2膜を堆積する。
成面に、層間絶縁層上で０.２μmの膜厚となるように第
２のノンドープトＳiＯ2膜を堆積する。
【００３２】次に、このウエハーをバッファーフッ酸中
に浸漬してウエットエッチングを行い、層間絶縁膜表面
及びコンタクト穴の上部側壁を構成するＥＣＲ−ＳiＯ2
膜上の比較的膜厚の厚いノンドープトＳiＯ2膜を残し、
比較的膜厚の薄いコンタクト穴下部側壁及び底部のノン
ドープトＳiＯ2膜を除去する。
に浸漬してウエットエッチングを行い、層間絶縁膜表面
及びコンタクト穴の上部側壁を構成するＥＣＲ−ＳiＯ2
膜上の比較的膜厚の厚いノンドープトＳiＯ2膜を残し、
比較的膜厚の薄いコンタクト穴下部側壁及び底部のノン
ドープトＳiＯ2膜を除去する。
【００３３】この結果、コンタクト穴は底部から開口部
にいくに伴って狭い横断面形状となる。
にいくに伴って狭い横断面形状となる。
【００３４】次に、選択タングステン成長法によってコ
ンタクト穴にタングステンを堆積してコンタクトのプラ
グを形状し、この上にアルミ系金属の配線層を形成して
多層配線を形成し、半導体装置を製造する。
ンタクト穴にタングステンを堆積してコンタクトのプラ
グを形状し、この上にアルミ系金属の配線層を形成して
多層配線を形成し、半導体装置を製造する。
【００３５】
【発明の効果】この発明によれば、層間絶縁膜の表面平
坦性がよく、層間絶縁膜からの不要な不純物の拡散がな
く、コンタクトホールにおけるタングステンの堆積量の
制御が簡単で剥離のないタングステンプラグが形成でき
信頼性の高い半導体装置及びその製造方法を提供するこ
とができる。
坦性がよく、層間絶縁膜からの不要な不純物の拡散がな
く、コンタクトホールにおけるタングステンの堆積量の
制御が簡単で剥離のないタングステンプラグが形成でき
信頼性の高い半導体装置及びその製造方法を提供するこ
とができる。
【図１】この発明の実施例で作製した半導体装置の説明
図である。
図である。
【図２】従来の半導体装置の説明図である。
【図３】従来の半導体装置の説明図である。
１ 素子が形成されたシリコン基板（ウェハー） ２ ノンドープトＳiＯ2膜 ３ ＢＰＳＧ膜 ４ ＥＣＲ−ＳiＯ2膜 ５ ノンドープトＳiＯ2膜 ６ タングステン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/283 Ｓ 9055−4Ｍ 21/3205
Claims (2)
- 【請求項１】 素子が形成されたウェハー上に、第１の
ノンドープトＳiＯ2膜、ボロンホスホラスドープトＳｉ
Ｏ2膜及びエレクトロンサイクロトロンレゾナンス法に
よるＳiＯ2膜が順に積層されコンタクト穴が開孔されて
なる層間絶縁膜を有し、層間絶縁膜の上面及びコンタク
ト穴の側壁上部のエレクトロンサイクロトロンレゾナン
ス法によるＳiＯ2膜の表面が第２のノンドープトＳiＯ2
膜によってカバーされ、コンタクト穴にタングステンプ
ラグが埋設され、タングステンプラグの上を含む領域に
アルミニウム系配線層が形成されてなる半導体装置。 - 【請求項２】 素子が形成されたウェハー上に、常圧Ｃ
ＶＤ法によって第１のノンドープトＳiＯ2膜とボロンホ
スホラスドープトＳiＯ2膜を、次いでエレクトロンサイ
クロトロンレゾナンス法によってＳiＯ2膜を順に積層し
て層間絶縁膜を形成し、層間絶縁膜の所定位置にコンタ
クト穴を開孔した後、コンタクト穴を含む領域に常圧Ｃ
ＶＤ法によってノンドープトＳiＯ2を積層し、ウェハー
をノンドープトＳiＯ2のエッチング液に浸漬することに
よってコンタクト穴底部及び側壁下部の薄い膜厚のノン
ドープトＳiＯ2膜を除去し、層間絶縁膜上及びコンタク
ト穴の側壁上部のエレクトロンサイクロトロンレゾナン
ス法によるＳiＯ2膜面上の厚い膜厚のノンドープトＳi
Ｏ2膜を残して第２のノンドープトＳiＯ2膜を形成し、
コンタクト穴にタングステンを堆積してタングステンプ
ラグを形成し、タングステンプラグの上を含む領域にア
ルミニウム系配線層を形成して半導体装置を製造するこ
とからなる半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2350891A JPH0689941A (ja) | 1991-02-18 | 1991-02-18 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2350891A JPH0689941A (ja) | 1991-02-18 | 1991-02-18 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0689941A true JPH0689941A (ja) | 1994-03-29 |
Family
ID=12112402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2350891A Pending JPH0689941A (ja) | 1991-02-18 | 1991-02-18 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0689941A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5710060A (en) * | 1994-04-22 | 1998-01-20 | Nippon Steel Corporation | Method of forming wiring using sputtered insulating mask |
| US6002175A (en) * | 1995-10-05 | 1999-12-14 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with improved connection hole for embedding an electrically conductive layer portion |
| US6246085B1 (en) | 1997-02-19 | 2001-06-12 | Nec Corporation | Semiconductor device having a through-hole of a two-level structure |
-
1991
- 1991-02-18 JP JP2350891A patent/JPH0689941A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5710060A (en) * | 1994-04-22 | 1998-01-20 | Nippon Steel Corporation | Method of forming wiring using sputtered insulating mask |
| US6002175A (en) * | 1995-10-05 | 1999-12-14 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with improved connection hole for embedding an electrically conductive layer portion |
| US6246085B1 (en) | 1997-02-19 | 2001-06-12 | Nec Corporation | Semiconductor device having a through-hole of a two-level structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5183782A (en) | Process for fabricating a semiconductor device including a tungsten silicide adhesive layer | |
| US4305974A (en) | Method of manufacturing a semiconductor device | |
| US5210054A (en) | Method for forming a contact plug | |
| JP2768304B2 (ja) | 半導体装置の製造方法 | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JPH053170A (ja) | ブランケツトタングステンプラグ形成法 | |
| JP2702007B2 (ja) | 半導体装置の製造方法 | |
| JPH0563019B2 (ja) | ||
| JP3064575B2 (ja) | 多層配線形成法 | |
| JPH06349951A (ja) | 半導体装置の製造方法 | |
| JP3121777B2 (ja) | 半導体装置の製造方法 | |
| JP3063165B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0273652A (ja) | 半導体装置の製造方法 | |
| JP3149169B2 (ja) | 半導体装置の製造方法 | |
| JP2606080B2 (ja) | 半導体装置の製造方法 | |
| JP2674654B2 (ja) | 半導体装置の製造方法 | |
| JPH05304150A (ja) | 半導体集積回路装置の製造方法 | |
| JP2000164706A (ja) | 半導体装置の製造方法 | |
| JP2911171B2 (ja) | 半導体素子のコンタクトプラグの形成方法 | |
| JPH07183250A (ja) | コンタクト形成方法 | |
| JPS6015948A (ja) | 半導体装置の製造法 | |
| JPH0273651A (ja) | 半導体装置 | |
| JPH04267329A (ja) | 半導体装置の製造方法 | |
| JPH04356944A (ja) | 半導体装置およびその製造方法 | |
| JPH0246747A (ja) | 多層配線の形成方法 |