JPH03167847A - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JPH03167847A
JPH03167847A JP1308609A JP30860989A JPH03167847A JP H03167847 A JPH03167847 A JP H03167847A JP 1308609 A JP1308609 A JP 1308609A JP 30860989 A JP30860989 A JP 30860989A JP H03167847 A JPH03167847 A JP H03167847A
Authority
JP
Japan
Prior art keywords
external lead
glass
lead terminal
semiconductor element
constituted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1308609A
Other languages
English (en)
Other versions
JP2747613B2 (ja
Inventor
Hiroshi Matsumoto
弘 松本
Masaaki Iguchi
井口 公明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP1308609A priority Critical patent/JP2747613B2/ja
Priority to US07/573,406 priority patent/US5057905A/en
Publication of JPH03167847A publication Critical patent/JPH03167847A/ja
Application granted granted Critical
Publication of JP2747613B2 publication Critical patent/JP2747613B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体素子を収容する半導体素子収納用パッケ
ージの改良に関するものである。
(従来の技術) 従来、半導体素子を収容するためのパッケージ、特にガ
ラスの溶着によって封止するガラス封止型半導体素子収
納用パッケージは、絶縁基体と蓋体とから威り、内部に
半導体素子を収容する空所を有する絶縁容器と、該容器
内に収容される半導体素子を外部電気回路に電気的に接
続するための外部リード端子とから構威されており、絶
縁基体及び蓋体の相対向する主面に予め封止用のガラス
部材を被着形戒すると共に、絶縁基体主面に外部リード
端子を固定し、半導体素子の各電極と外部リード端子と
をワイヤボンド接続した後、絶縁基体及び蓋体のそれぞ
に被着させた封止用のガラス部材を溶融一体化させるこ
とによって内部に半導体素子を気密に封止している. (発明が解決しようとする課題) しかし乍ら、この従来のガラス封止型半導体素子収納用
パッケージは通常、外部リード端子がコバール(29 
WtχNi−16 WtX Co−55 WtXPe合
金)や42AIIoV(42 WtX Ni−58 W
tX Fe合金)の導電性材料から戒っており、該コバ
ールや42A11oy等は透磁率が高く、且つ導電率が
低いことから以下に述べる欠点を有する. 即ち、 ■コバールや42A l joyは鉄(Fe)、ニッケ
ル(Ni)、コバルト(CO)といった強磁性体金属の
みから成っており、その透磁率は250〜700 (C
GS)と高い。そのためこのコバールや42Alloy
等から或る外部リード端子に電流が流れると外部リード
端子中に透磁率に比例した大きな自己インダクタンスが
発生し、これが逆起電力を誘発してノイズとなると共に
、該ノイズが半導体素子に入力されて半導体素子に誤動
作を生じさせる、 ■コバールや42A11oyはその導電率が3.0〜3
.5z(IACS)と低い.そのためこのコバールや4
2A 1 1oy等から戒る外部リード端子に信号を伝
搬させた場合、信号の伝殿速度が極めて遅いものとなり
、高速駆動を行う半導体素子はその収容が不可となって
しまう、 ■半導体素子収納用バフケージの内部に収容する半導体
素子の高密度化、高集積化の進展に伴い、半導体素子の
電極数が大幅に増大しており、半導体素子の各電極を外
部電気回路に接続する外部リード端子の線幅も極めて細
くなってきている。そのため外部リード端子は上記■に
記載のコバールや42Al1oyの導電率が低いことと
相俊って電気抵抗が極めて大きなものになってきており
、外部リード端子に信号を伝搬させると、該外部リード
端子の電気抵抗に起因して信号が大きく減衰し、内部に
収容する半導体素子に信号を正確に入力することができ
ず、半導体素子に誤動作を生じさせてしまう、 等の欠点を有していた。
(発明の目的) 本発明は上記欠点に鑑み案出されたもので、その目的は
外部リード端子で発生するノイズ及び外部リード端子に
おける信号の減衰を極小となし、内部に収容する半導体
素子への信号の入出力を確実に行うことを可能として半
導体素子を長期間にわたり正常、且つ安定に作動させる
ことができる半導体素子収納用パッケージを提供するこ
とにある。
また本発明の他の目的は高速駆動を行う半導体素子を収
容することができる半導体素子収納用ノくッケージを提
供することにある. (課題を解決するための手段) 本発明は内部に半導体素子を収容するための空所を有す
るia容器に外部リード端子をガラス部材を介して取着
して戒る半導体素子収納用パ・ノケージにおいて、前記
絶縁容器をスビネルもしくはステアタイト質焼結体で、
外部リード端子を透磁率200 (CGS)以下、熱膨
張係数70乃至85X10−’ /”C、導電率50%
( IACS )以上の金属で、ガラス部材をシリカ5
5.0乃至75.OWt% ,ナトリウム、カリウムの
酸化物の少なくとも1種10.0乃至20.O WtX
、酸化鉛20.0乃至40.0Wt%から或るガラスで
形成したことを特徴とするものである。
(実施例) 次に本発明を添付図面に基づき詳細に説明する。
第1図及び第2図は本発明の半導体素子収納用パッケー
ジの一実施例を示し、lは絶縁基体、2は蓋体である。
この絶縁基体1と蓋体2とにより絶縁容器3が構成され
る。
前記絶縁基体1及び蓋体2はそれぞれの中央部に半導体
素子を収容する空所を形或するための凹部が設けてあり
、絶縁基体lの凹部底面には半導体素子4が樹脂、ガラ
ス、ロウ剤等の接着剤を介し取着固定される。
前記絶縁基体l及び蓋体2はスピネルもしくはステアタ
イト質焼結体から戒り、第1図に示すような絶縁基体I
及び蓋体2に対応した形状を有するプレス型内に、スビ
ネルの場合はマグネシア (MgO)、アルミナ(八1
203 )の原料粉末を、ステアタイト質焼結体の場合
はマグネシア(MgO) 、シリカ(SiOz)等の原
料粉末を充填させるとともに一定圧力を印加して戒形し
、しかる後、戒形品を約l200〜1700℃の温度で
焼戒することによって製作される。
尚、前記絶縁基体l及び蓋体2を形成するスピネル、ス
テアタイト質焼結体はその熱膨張係数が70乃至85X
10−’/ ’Cであり、後述する封止用ガラス部材の
熱膨張係数との関係において絶縁基体l及び蓋体2と封
止用ガラス部材間に大きな熱膨張の差が生じることはな
い。
また前記絶縁基体1及び蓋体2にはその相対向する主面
に封止用のガラス部材6が予め被着形成されており、該
絶縁基体l及び蓋体2の各々に被着されている封止用ガ
ラス部材6を加熱溶融させ一体化させることにより絶縁
容器3内の半導体素子4を気密に封止する。
前記絶縁基体1及び蓋体2の相対向する主面に被着され
る封止用ガラス部材6は、シリカ55.0乃至75.0
Wt% ,ナトリウム、カリウムの酸化物の少なくとも
1種10.0乃至20.0Wt%,酸化鉛20.0乃至
40.OWtχより形成されるガラスから戒り、上記各
威分を所定の値となるように秤量混合すると共に、該混
合粉末を1300〜1400℃の温度で加熱溶融させる
ことによって製作される.このガラス部材6の熱膨張.
係数は85〜95X10−’/ tである.前記封止用
ガラス部材6は、その熱膨張係数が85乃至95X10
−’/ ℃であり、絶縁基体1及び蓋体?の各々の熱膨
張係数と近似することから絶縁基体l及び蓋体2の各々
に被着されている封止用ガラス部材6を加熱溶融串せ一
体化させることにより絶縁容器3内の半導体素子4を気
密に封止する際、絶縁基体1及び蓋体2と封止用ガラス
部材6との間には両者の熱膨張係数の相違に起因する熱
応力が発生することは殆どなく、絶縁基体1と蓋体2と
を封止用ガラス部材6を介し強固に接合することが可能
となる。
尚、前記封止用ガラス部材6はシリヵ(Si(h)が5
5.OWtχ未満であるとガラスの結晶化が進んで絶縁
容器3の気密封止が困難となり、また75.0Wt%を
越えるとガラスの熱膨張が小さくなって絶縁基体1と蓋
体2の熱膨張と合わなくなることからシリカ(SiO■
)は60.0乃至〜70.0Wt% (7)範囲に限定
される。
またナトリウム、カリウムの酸化物がio.owtχ未
満であるとガラスを製作する際のガラスの溶融温度が大
幅に上がって作業性が著しく悪くなり、また20.OW
t!を越えるとガラスの耐薬品性が劣化して絶縁容器3
の気密封止の信頼性が大きく低下するためナトリウム、
カリウムの酸化物は10.0乃至20.OWtχの範囲
に限定される.また酸化鉛(PbO)が20.O Wt
χ未満であるとガラスの熱膨張が小さくなって絶縁基体
lと蓋体2の熱膨張と合わなくなり、また40.0Wt
%を越えるとガラスの耐薬品性が劣化して絶縁容器3の
気密封止の信頼性が大きく低下するため酸化鉛(PbO
)は20.0乃至40.0Wt%の範囲に限定される。
前記封止用ガラス部材6は前述した成分から成るガラス
に適当な有機溶剤、溶媒を添加して得たガラスペースト
を従来周知の厚膜手法を採用することによって絶縁基体
l及び蓋体2の相対向する主面に被着形或される。
前記絶縁基体lと蓋体2との間には導電性材料から戒る
外部リード端子5が配されており、該外部リード端子5
は半導体素子4の各電極がワイヤ7を介し電気的に接続
され、外部リード端子5を外部電気回路に接続すること
によって半導体素子4が外部電気回路に接続されること
となる。
前記外部リード端子5は絶縁基体1と蓋体2の相対向す
る主面に被着させた封止用ガラス部材6を溶融一体化さ
せ、絶縁容器3を気密封止する際に同時に絶縁基体1と
蓋体2との間に取着される。
前記外部リード端子5は非磁性体金属である銅(Cu)
から成る芯体の外表面に銅(Cu) /コバール(Pe
−Ni−Co合金)/銅(Cu)の接合金属を被着させ
たもの、或いは板状のコバール(Pe−Ni−Co合金
〉もしくはインハー合金(36.5 WtX Ni−6
3.5 WtXFe合金)の上下面に非磁性体金属であ
るm(Cu)を接合させたもの等から戒り、その透磁率
は200 (CGS)以下、導電率は50χ(IACS
)以上、熱膨張係数は70〜85X10−’/ ’Cの
導電性材料から成る.前記外部リード端子5はその透磁
率が200 (CGS)以下であり、透磁率が低いこと
から外部リード端子5に電流が流れたとしても外部リー
ド端子5中には大きな自己インダクタンスが発生するこ
とはなく、その結果、前記自己インダクタンスにより誘
発される逆起電力に起因したノイズを極小となし、内部
に収容する半導体素子4を常に正常に作動させることが
できる。
また前記外部リード端子5はその導電率が502 (I
ACS)以上であり、電気を流し易いことから外部リー
ド端子5の信号伝搬速度を極めて速いものとなすことが
でき、絶縁容器3内に収容した半導体素子4を高速駆動
させたとしても半導体素子4と外部電気回路との間にお
ける信号の出し入れは常に安定、且つ確実となすことが
できる。
また同時に外部リード端子5の導電率が高いことから外
部リード端子5の線幅が細くなったとしても外部リード
端子5の電気抵抗を低く抑えることができ、その結果、
外部リード端子5における信号の減衰を極小として内部
に収容する半導体素子4に外部電気回路から供給される
電気信号を正確に入力することができる。
また更に前記外部リード端子5はその熱膨張係数が70
乃至85×10−’/ ℃であり、封止用ガラス部材6
の熱膨張係数と近似することから外部リード端子5を絶
縁基体1と蓋体2の間に封止用ガラス部材6を用いて固
定する際、外部リード端子5と封止用ガラス部材6との
間には両者の熱膨張係数の相違に起因する熱応力が発生
することはなく、外部リード端子5を封止用ガラス部材
6で強固に固定することも可能となる。
かくして、この半導体素子収納用パッケージによれば絶
縁基体1の凹部底面に半導体素子4を取着固定するとと
もに該半導体素子4の各電極をボンディングワイヤ7に
より外部リード端子5に接続させ、しかる後、絶縁基体
1と蓋体2とを該絶縁基体1及び蓋体2の相対向する主
面に予め被着させておいた封止用ガラス部材6を溶融一
体化させることによって接合させ、これによって最終製
品としての半導体装置が完成する。
(発明の効果) 本発明の半導体素子収納用パッケージによれば、半導体
素子を収容するための絶縁容器をスピネルもしくはステ
アタイト質焼結体で、外部リード端子を透磁率が200
 (CGS)以下、導電率が5oz(IACS)以上、
熱膨張係数が70乃至85X10−’/ ℃の金属で、
ガラス部材をシリカ55.0乃至75.0Wt% 、ナ
トリウム、カリウムの酸化物の少なくとも1種10.0
乃至20.OWtχ、酸化鉛20.0乃至4o.owt
z カラ或るガラスで形成したことから外部リード端子
に電流を流したとしても該外部リード端子中に大きな自
己インダクタンスが発生することはなく、その結果、前
記自己インダクタンスにより誘発される逆起電力に起因
したノイズを極小となし、内部に収容する半導体素子を
常に正常に作動させることが可能となる。
また外部リード端子の信号伝搬速度を極めて速いものと
なす・ことができ、絶縁容器内に収容した半導体素子を
高速駆動させたとしても半導体素子と外部電気回路との
間における信号の出し入れを安定、且つ確実となすこと
が可能となる。
更に外部リード端子の線幅が細くなったとしても外部リ
ード端子の電気抵抗を低く抑えることができ、その結果
、外部リード端子における信号の減衰を極小として内部
に収容する半導体素子に外部電気回路から供給される電
気信号を正確に入力することができる。
また更に前記外部リード端子はその熱膨張係数が絶縁基
体、蓋体及び封止用ガラス部材の各々の熱膨張係数と近
似し、絶縁基体と蓋体との間に外部リード端子を挟み、
各々を封止用ガラス部材で取着接合したとしても絶縁基
体及び蓋体と封止用ガラス部材との間、外部リード端子
と封止用ガラス部材との間のいずれにも熱膨張係数の相
違に起因する熱応力は発生せず、すべてを強固に取着接
合することも可能となる。
【図面の簡単な説明】 第1図は本発明の半導体素子収納用パッケージの一実施
例を示す断面図、第2図は第1図に示すパッケージの絶
縁基体上面より見た平面図である。 1 ・・絶縁基体  2・・蓋体 3 ・・絶縁容器 5 ・・外部リード端子 6 ・・封止用ガラス部材

Claims (1)

    【特許請求の範囲】
  1.  内部に半導体素子を収容するための空所を有する絶縁
    容器に外部リード端子をガラス部材を介して取着して成
    る半導体素子収納用パッケージにおいて、前記絶縁容器
    をスピネルもしくはステアタイト質焼結体で、外部リー
    ド端子を透磁率200(CGS)以下、熱膨張係数70
    乃至85×10^−^7/℃、導電率50%(IACS
    )以上の金属で、ガラス部材をシリカ55.0乃至75
    .0Wt%、ナトリウム、カリウムの酸化物の少なくと
    も1種10.0乃至20.0Wt%、酸化鉛20.0乃
    至40.0Wt%から成るガラスで形成したことを特徴
    とする半導体素子収納用パッケージ。
JP1308609A 1989-08-25 1989-11-27 半導体素子収納用パッケージ Expired - Lifetime JP2747613B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1308609A JP2747613B2 (ja) 1989-11-27 1989-11-27 半導体素子収納用パッケージ
US07/573,406 US5057905A (en) 1989-08-25 1990-08-24 Container package for semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1308609A JP2747613B2 (ja) 1989-11-27 1989-11-27 半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JPH03167847A true JPH03167847A (ja) 1991-07-19
JP2747613B2 JP2747613B2 (ja) 1998-05-06

Family

ID=17983104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1308609A Expired - Lifetime JP2747613B2 (ja) 1989-08-25 1989-11-27 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP2747613B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5711847A (en) * 1978-02-06 1982-01-21 Ibm Nonporous glass-ceramic body
JPS6265954A (ja) * 1985-09-18 1987-03-25 Nippon Electric Glass Co Ltd アルミナ封着用硼珪酸ガラス
JPS63291834A (ja) * 1987-04-27 1988-11-29 コーニング グラス ワークス 電子パッキング用のガラス−セラミックス、それに用いる熱的に結晶可能なガラス、および同ガラス−セラミックスを用いた基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5711847A (en) * 1978-02-06 1982-01-21 Ibm Nonporous glass-ceramic body
JPS6265954A (ja) * 1985-09-18 1987-03-25 Nippon Electric Glass Co Ltd アルミナ封着用硼珪酸ガラス
JPS63291834A (ja) * 1987-04-27 1988-11-29 コーニング グラス ワークス 電子パッキング用のガラス−セラミックス、それに用いる熱的に結晶可能なガラス、および同ガラス−セラミックスを用いた基板

Also Published As

Publication number Publication date
JP2747613B2 (ja) 1998-05-06

Similar Documents

Publication Publication Date Title
JPH03167847A (ja) 半導体素子収納用パッケージ
JP2742617B2 (ja) 半導体素子収納用パッケージ
JP2742616B2 (ja) 半導体素子収納用パッケージ
JP2678509B2 (ja) 半導体素子収納用パッケージ
JP2742618B2 (ja) 半導体素子収納用パッケージ
JP2736455B2 (ja) 半導体素子収納用パッケージ
JP2742613B2 (ja) 半導体素子収納用パッケージ
JPH03218660A (ja) 半導体素子収納用パッケージ
JP2691310B2 (ja) 半導体素子収納用パッケージ
JP2736463B2 (ja) 半導体素子収納用パッケージ
JP2691304B2 (ja) 半導体素子収納用パッケージ
JP2742612B2 (ja) 半導体素子収納用パッケージ
JP2736462B2 (ja) 半導体素子収納用パッケージ
JP2742614B2 (ja) 半導体素子収納用パッケージ
JP2691308B2 (ja) 半導体素子収納用パッケージ
JP2691309B2 (ja) 半導体素子収納用パッケージ
JP2742611B2 (ja) 半導体素子収納用パッケージ
JP2736454B2 (ja) 半導体素子収納用パッケージ
JP2736453B2 (ja) 半導体素子収納用パッケージ
JPH03173156A (ja) 半導体素子収納用パッケージ
JPH03167845A (ja) 半導体素子収納用パッケージ
JPH03167846A (ja) 半導体素子収納用パッケージ
JPH03173155A (ja) 半導体素子収納用パッケージ
JPH03173164A (ja) 半導体素子収納用パッケージ
JPH03167850A (ja) 半導体素子収納用パッケージ