JPH03167986A - 画像信号の伝送装置及び方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、サブサンプリング及び適応駒落としにより
ディジタル画像信号の伝送情報量を圧縮する高能率符号
化装置に関する。

［発明の概要］ この発明は、ディジタルテレビジョン信号のｎフレーム
にまたがる３次元ブロック内に含まれる複数の画素デー
タがサブサンプリングにより間引き処理され、この間引
き処理後の残りの画素データを伝送する高能率符号化装
置において、各ブロックの間引かれる非伝送画素データ
の夫々に関し、時間的及び空間的に隣接する伝送画素デ
ータによる補間方法を複数種類準備し、補間方法の夫々
について、真値と補間値の差の絶対値を演算する演算回
路と、演算回路の出力に基づいて、ブロック単位に最適
な補間方法を表すフラグ信号を発生する回路と、 サブサンプリングされた各ブロックのｎフレーム分の全
画素データを伝送する第１のモードと、ｎフレームのう
ちのｍフレーム分の画素データを伝送する第２のモード
とをブロック単位で切り換える切換回路と、第２のモー
ド時に少なくとも注目ブロックのｍフレームの伝送画素
データから注目ブロックの（ｎ−ｍ）フレームの非伝送
画素データを補間した補間値と非伝送画素データの真値
の差分を検出する回路と、検出回路の出力に基づいて注
目ブロックに関して切換回路に対する制御信号を発生す
る制御信号発生回路と、フラグ信号と切換回路からの伝
送画素データと制御信号を伝送する伝送回路とを有して
いる． この発明は、３次元のサブサンプリングと適応駒落とし
とのハイブリッド高能率符号化であるため、圧縮率を頗
る高くでき、また、復元画像の画質を良好とできる。

〔従来の技術〕

ディジタル画像信号は、ディジタルオーディオ信号と比
較してそのデータ量が多いので、伝送容量が制限された
デ，イジタルＶＴＲ等では、その伝送データ量を低減す
ることが要請される。この圧縮の方法としては、多くの
手法が提案されている。

画像情報が持つ空間的な冗長度を除去して圧縮を行う方
法として、サンプリング周波数をサブサンプリングによ
って低下させるものが知られている．例えばサブサンプ
リングにより、データを２に間引くと共に、間引いたデ
ータを補間する方向を示すためのフラグを伝送する方法
が知られている。つまり、送信側では、間引き画素の上
下に夫々位置するデータで補間する方法と、間引き画素
の左右に夫々位置するデータで補間する方法との間で、
誤差が小さい方の補間方法が検出され、この補間方法を
示す１ビットのフラグが形威される．このフラグが補間
点の画素データに代えて伝送される．上述のサブサンプ
リングは、補間点の全てに対応して補間方法を示すフラ
グを伝送するので、データの圧縮が不十分であった． フラグ信号のために圧縮率が制約される問題を解決する
ために、本願出願人は、特願昭５９−２６２２８　１号
明細書に記載されているように、複数画素の２次元的な
集合であるブロック毎に、代表フラグを形成し、代表フ
ラグを伝送する高能率符号化方法を提案している．ブロ
ック内の複数画素の夫々に関して、複数種類の補間方法
の中で、最も誤差が小さくなる補間方法を検出し、検出
された補間方法に関して多数決論理が適用され、多数で
ある補間方法と対応するブロック毎のフラグ信号が形威
される。

更に、各画素データの持つレベル方向の冗長度を除去し
、各画素データの量子化ビット数を少なくできる高能率
符号化装置が提案されている。その一つとして、本願出
願人は、特開昭６１−１４４９８９号公報に記載されて
いるような、２次元ブロック内に含まれる複数画素の最
大値及び最小値の差であるダイナミックレンジを求め、
このダイナミックレンジに適応した符号化を行う適応符
号化装置を提案している。また、特開昭６２−９２６２
０号公報に記載されているように、複数フレームに各々
含ま，れる領域の画素から形威された３次元ブロックに
関してダイナミックレンジに適応した符号化を行う適応
符号化装置が提案されている。更に、特開昭６２−１２
８６２１号公報に記載されているように、量子化を行っ
た時に生じる最大歪みが一定となるように、ダイナミッ
クレンジに応じてビット数が変化する可変長符号化方法
が提案されている。

より更に、時間方向の冗長度を除去することにより、伝
送データ量を圧縮する目的で、ブロック内の画像の動き
を検出し、静止画像のブロックの場合には、３次元ブロ
ックの画素の平均値情報を伝送する適応駒落としとＡＤ
ＲＣとを組み合わせたハイブリッド方式が本願出願人に
より提案されている（特願昭６０−２４７８４０号明細
書参照）。

上述せるブロック単位で最適な補間方法を示すフラグ信
号を伝送するサブサンプリングと、適応的な駒落としと
、必要に応じてＡＤＲＣとを組み合わせることにより、
伝送データ量を大幅に圧縮することが可能となる。

〔発明が解決しようとする課題〕

しかしながら、２次元ブロック毎に代表フラグを形戒す
るサブサンプリングは、解像度の劣化、特に、静止部で
の解像度の劣化が目立つ欠点があった。

また、適応駒落としは、動き画像のブロックがどうかの
判定に基づいてなされるので、空間的に同一の位置の画
素データの時間方向の輝度の変化がゆるやかな時には、
静止画像のブロック（静止ブロックと称する）と判定さ
れる場合が多い。静止ブロックでは、二つの領域の空間
的に対応する画素データ同士の平均値が形威される。こ
の平均値が元の画素データの代わりに、伝送される。受
信側では、平均値が２フレーム期間、繰り返して復元画
素データとして使用される。この場合に、同一フレーム
内の空間的に隣接する二つのブロックの一方が静止ブロ
ックと判定され、その他方が動きブロックと判定される
場合が生じる。これらのブロックが同一、の輝度レベル
であるべき領域であれば、隣接するブロック間でレベル
差が目に付くブロック歪が生じる。

従って、この発明の目的は、圧縮率を頗る高くでき、ま
た、静止部での解像度の劣化を防止でき、更に、駒落と
し処理でブロック歪が発生することが防止された高能率
符号化装置を提供することにある。

〔課題を解決するための手段〕

この発明は、ディジタルテレビジョン信号のｎフレーム
にまたがる３次元のブロック内に含まれる複数の画素デ
ータがサブサンプリングにより間引き処理され、この間
引き処理後の残りの画素データを伝送する高能率符号化
装置において、各ブロックの間引かれる非伝送画素デー
タの夫々に関し、時間的及び空間的に隣接する伝送デー
タによる補間方法を複数種類準備し、補間方法の夫々に
ついて、真値と補間値の差の絶対値を演算する演算手段
（２４、２５、２６、２７、２８）と、 演算手段（２４〜２８）の出力に基づいて、ブロック単
位に最適な補間方法を表すフラグ信号Ｆｙを発生する手
段（３４、３５、３６、３７、３９）と、 サブサンプリングされた各ブロックのｎフレーム分の全
画素データを伝送する第１のモードと、ｎフレームのう
ちのｍフレーム分の画素データを伝送する第２のモード
とをブロック単位で切り換える切換手段（４８）と、 第２のモード時に少なくとも注目ブロックのｍフレーム
の伝送画素データから注目ブロックの（ｎ−ｍ）フレー
ムの非伝送画素データを補間した補間値と非伝送画素デ
ータの真値の差分を検出する手段（５１）と、 検出手段（５ｌ）の出力に基づいて注目ブロックに関し
て切換手段（５１）に対する制御信号ＳＪを発生する制
御信号発生手段（５３、５４）と、フラグ信号Ｆｙと切
換手段からの伝送画素データと制御信号ＳＪを伝送する
伝送手段（７）とを有している． ［作用］ 時間的に連続する２フレームの夫々に属する二つの領域
Ａｎ及びＡｎ＋１により、３次元ブロックが構或される
。このブロックの画素データの半数がサブサンプリング
により間引かれる。間引き処理される画素データは、受
信側で補閲される補間点である。

補間点と時間的及び空間的に隣接する伝送される複数の
画素データを使用して、複数種類の補間がなされる。こ
の補間の夫々で得られる補間データＩｌ、■２、■３、
■４が補間点の画素データの真値と比較され、補間デー
タと真値との間の誤差データが形戒される．誤差データ
がブロック毎に集計され、集計値が算出される．この集
計値が最小となる補間方法を示すフラグ信号Ｆ）Ｆが形
威される．このフラグ信号Ｆ）ｆがブロック毎に発生す
る．受信側では、フラグ信号Ｆｙを参照して補間方法が
選択され、従って、誤差が最小となる補間方法が選択さ
れる． 誤差の集計値の最小のものを検出するので、一つ或いは
少数の画素に関して補間誤差が極めて大きくなるような
補間方法が設定されることが防止される．従って、復元
画像中に目立つノイズが発生することを防止できる． 時空間のサブサンプリングがされた画像データが駒落と
し及びＡＤＲＣの符号化処理を受ける。

受信側で駒落としされた非伝送画素のデータを線形補閲
する時には、線形補間で求められた補間値と非伝送画素
の真値との差が減算回路５１で求められる．この差の１
ブロックの累積値が大きい時には、駒落としがされず、
これが小さい時には、駒落としがされる．従って、復元
画像において、駒落としがされるブロックとこれがされ
ないブロックとの間でブロック歪の発生が防止される。

上述のフラグ信号Ｆｙと、ＡＤＲＣの符号化出力と、制
御信号（駒落としフラグ）ＳＪとがフレーム化回路７に
供給され、伝送データの形態に変換される． 〔実施例〕 以下、この発明の実施例について、図面を参照して説明
する．この説明は、下記の順序に従ってなされる． ａ．一実施例の全体の構或 ｂ．サブサンプリング及びブロック化 Ｃ．駒落とし及びＡＤＲＣ ｄ．変形例 ａ．一実施例の全体の構戒 第１図は、カラービデオ信号の圧縮にこの発明を適用し
た場合の構威を示す。１で示す入力端子には、輝度信号
Ｙと（Ｒ−Ｙ）信号と（Ｂ−Ｙ）信号のコンポーネント
信号が供給される。このコンポーネント信号がＡ／Ｄ変
換器２により、ｌサンプルが８ビットのディジタル信号
に変換される．輝度信号Ｙと二つの色差信号とのサンプ
リング周波数は、夫々１３．５ＭＨｚ、６．７５ｋであ
り、所謂（４：２：２）のコンポーネント信号がＡ／Ｄ
変換器２から得られる． Ａ／Ｄ変換器２の出力信号が有効領域抽出回路３に供給
され、有効な画像データのみが抽出される．有効な画像
データは、レート変換回路４に供給される。レート変換
回路４では、伝送データ量を低減するために、輝度信号
Ｙが３／４のデータレートとされ、また、色差信号が１
／２のデータレートとされると共に、線順次のものに変
換される．従って、レート変換回路４から（３　：　１
　：０）のコンポーネント信号が得られる．上述の前処
理がされてから高能率符号化により目標とするデータレ
ートまでデータが圧縮される。

レート変換回路４の出力信号がサブサンプリング及びブ
ロック化回路５に供給される。この回路５で、時空間の
サブサンプリングの処理とブロック化の処理がなされる
．サブサンプリング及びブロック化回路５の後に、駒落
とし及びＡＤＲＣエンコーダ６が設けられる．ここでは
、駒落とし処理を併用した３次元ＡＤＲＣの符号化がな
される。

サブサンプリングで発生したフラグ信号、伝送画素デー
タのＡＤ．ＲＣ符号化出力、駒落としの有無を示す制御
信号等がフレーム化回路７に供給される。また、フレー
ム化回路７では、エラー訂正符号の符号化がなされる．
フレーム化回路７の出力端子８に取り出された伝送デー
タは、例えばチャンネル符号化のエンコーダ、記録アン
プ等を介して磁気テープに回転ヘッドにより記録される
．この伝送データのレートは、充分に低いので、民生用
のアナログＶＴＲと同様のテープ・ヘッド機構を使用し
て記録することが可能である．なお、輝度信号Ｙ及び色
差信号（Ｒ−Ｙ）、（Ｂ−Ｙ）は、別々に高能率符号化
される．しかしながら、高能率符号化の処理は、両者で
同様であるため、輝度信号の高能率符号化について、以
下に説明する。

ｂ．サブサンプリング及びブロック化 この実施例では、テレビジョン画面が多数の領域に分割
され、連続する２フレームに属する二つの領域から３次
元ブロックが構威され、３次元ブロックの単位で補間方
法が決定されると共に、データ量の圧縮のための符号化
がなされる．１フレームの画像が第３図に示すように、
（ＭＸＮ）に細分化され、領域Ａｌｌ　Ａ１２、・・・
、ＡＭＮが形威される．時間的に次のフレームが同様に
分割され、領域Ａｌｌ　’、Ａ１２′　・・・、ＡＭＮ
′が形威される．そして、空間的に同一の位置の二つの
領域Ａｌｌ及びＡ１１′、Ａ１２及びＡ１２′・・、Ａ
ＭＮ及びＡＭＮ’により３次元ブロックが夫々形威され
る。一つの領域は、例えば（４ライン×８画素）であり
、従って、１ブロックの画素数が６４である。

第４図は、空間的に同一の位置のブロックの時間的な変
化を示しており、第４図において、Ａｎは、ｎ番目のフ
レームＦｎの（４ライン×８画素）の大きさの領域であ
り、Ａｎ＋１は、（ｎ＋１）番目のフレームＦ　ｎ＋１
の（４ライン×８画素）の大きさの領域である．これら
の二つの領域Ａｎ及びＡｎ，＋１は、二つのフレーム間
で対応した位置のものである，Ａｎが第３図における例
えばＡ１２であり、Ａ　ｎ　＋　１がＡ１２′である．
第４図で、実線のラインが第，１フィールドのラインを
示し、破線のラインが第２フィールドのラインを示す．
上述の領域Ａｎ及びＡ　ｎ　＋　１により、■ブロック
が構威される． また、第４図は、サブサンプリングのパターンを示して
おり、サブサンプリングにより、×で示す画素が間引か
れる．第４図に示す例では、ライン毎及び２フレーム毎
にサブサンプリングの位相が反転されている。従って、
ブロック内の二つの領域のサンプリング格子のパターン
が同一である。

第２図は、この一実施例におけるサブサンプリング及び
ブロック化回路５の構威を示し、１１がレート変換回路
４からのディジタルビデオ信号の入力端子である。入力
データは、ブロックの順序ではなく走査順序のデータ系
列である。この人力データが遅延回路１２、１３及び１
４の縦続接続と、遅延回路１５とに供給される．遅延回
路１３及び１４の接続点には、遅延回路１６、１７及び
１８が接続される。これらの遅延回路は、補間の対象と
なる注目画素と空間的及び時間的に近接する複数のデー
タを同時に取り出すために設けられている。ＳＤで示す
遅延回路１３、１４、１５は、入力データのサンプリン
グ周期と等しい遅延時間を有し、遅延回路１６は、ｌ水
平時間（ＩＨ）に対応する遅延時間を有し、遅延回路１
７は、ｌフレーム時間（ＦＬ）に対応する遅延時間を有
する。

上述の３次元ブロックのｎ＋１番目のフレームＦｎ＋１
の領域Ａｎ＋１に含まれる非伝送画素ｙの周辺の複数画
素に関して、第４図に示すように符号を付す．画素ｄは
、領域Ａｎａ１の２ライン下側の他のブロックの領域に
含まれる伝送画素データである．これらの画素のデータ
は、遅延回路１３の出力側に注目している非伝送画素ｙ
が発生するタイミングでは、第２図に示すように、伝送
画素データａ，ｂ，ｃＳｄが遅延回路１４、ｌ２、１６
、ｌ５の出力側に夫々発生する．遅延回路１７の出力側
には、２フレーム前の（ｎ−１）番目のフレームＦｎ−
１の領域Ａｎ−１の注目画素ｙと対応する位置の画素デ
ータ（第４図では図示されてないが、この画素データを
ｅで表す）が生じる。遅延回路ｌ日の出力側には、１フ
レーム前のフレームＦｎの領域Ａｎの注目画素ｙと対応
する位置の画素データｆが生じる．この画素データｆは
、サブサンプリングで間引かれるべきものである．注目
画素ｙの周囲の画素のデータを使用して、受信側に備え
られているのと同様の複数種類例えば４種類の補間が同
時になされ、補間出力１１〜Ｉ４が形威される． 補間出力Ｉ１は、フィールド内水平補間出力であり、加
算回路１９により生成される。

１　１＝′Ａ（ａ＋ｂ）である。

補間出力■２は、フレーム内垂直補間出力であり、加算
回路２０にまり生威される。

Ｉ　２＝’４　（ｃ＋ｄ）である。

補間出力Ｉ３は、フレーム内の４点平均補間であり、加
算回路２１により生戒される。

１　３　＝　’／ｉ　（　ａ　＋　ｂ　＋　ｃ　＋　ｄ
　）である．加算回路ｌ９、２０及び２ｌは、加算動作
と共に、加算結果をＡにする機能を有している。

補間出力■４は、フレーム間補間であり、２フレーム前
の画素データｅ又は、１フレーム前の画素データｆで補
間がされる。

Ｉ４＝ｅ又はｆ 遅延回路１７の出力データ及び遅延回路１８の出力デー
タがスイッチング回路２２に供．給され、その一方がス
イッチング回路２２で補間出力Ｉ４として選択される．
スイッチング回路２２は、端子２３からの制御信号でフ
レーム毎に切り換えられる，第４図のパターンでサブサ
ンプリングがされるので、１ブロックを構戒する前のフ
レームの領域では、■フレーム前に伝送画素データｆが
あり、その後のフレームの領域では、２フレーム前に伝
送画素データｅがある。スイッチング回路２２は、これ
らの伝送画素データを選択する。上述の非伝送画素デー
タｙに注目した時には、２フレーム前の伝送画素データ
ｅがスイッチング回路２２で選択される． 上述の補間出力Ｉ１−１４が減算回路２４、２５、２６
及び２７に夫々供給される。これらの減算回路２４〜２
７には、注目画素ｙのデータが供給され、注目画素，ｙ
の真値と補間出力との誤差が算出される。減算回路２４
〜２７の出力信号が１チャンネルのデータにまとめられ
、絶対値化回路２８に供給される。絶対値化回路２８か
らの（８ビットＸ４−３２ビット）の誤差データがサン
プリングスイッチ２９の一方の入力端子ａに供給される
．サンプリングスイッチ２９の他方の入力端子ｂには、
遅延回路ｌ３からの注目画素のデータが供給される。

サンプリングスイッチ２９は、端子３０からのサンプリ
ングパルスにより制御される。このサンプリングパルス
は、サブサンプリングの位相をライン毎及び２フレーム
毎に反転させる位相を有している。従って、サンプリン
グスイッチ２９の出力端子Ｃには、伝送すべきサンプリ
ング点（第４図で○で示す）では、８ビットの画素デー
タの真値が位置し、間引かれるサンプリング点（第４図
で×で示す補間点）では、絶対値に変換された３２ビッ
トの誤差データが位置するものとなる。

画素データと誤差データとの時分割多重化されたサンプ
リングスイッチ２９の出力信号がブロック化回路３ｌに
供給され、前述のような３次元ブロックの順序に変換さ
れる。ブロック化回路３１の出力信号が分配回路３２に
供給される。分配回路３２からは、画素データのデ．一
夕系列Ｄｓと誤差データのデータ系列Ｅｓとが分離して
取り出される。画素データの系列Ｄｓが駒落とし及びＡ
ＤＲＣエンコーダ６に供給され、後述のような符号化処
理を受ける。

分配回路３２からの誤差データの系列Ｅｓが分配回路３
３に供給される．分配回路３３は、３２ビット並列の誤
差データを８ビットの４個の誤差データに分割する．４
個の誤差データが集計回路３４、３５、３６及び３７に
夫々供給される。これらの集計回路３４〜３７に対して
端子３８からブロック周期のリセットパルスが供給され
る。集計回路３４〜３７により、１・ブロック内の３２
個の補間点に関する誤差データが集計される。この場合
、誤差データをｎ乗和に変換し、ｎ乗和を集計する構或
を使用できる． 集計回路３４〜，３７の出力信号が最小値検出回路３９
に供給される．最小値検出回路３９では、誤差データの
集計された値の中の最小値が検出され、補間選択フラグ
Ｆａｒが出力される。即ち、最も誤差が小さくなる補間
方法を．示す２ビットの補間選択フラグＦｙが生或され
る．一例として、フィールド内水平補間を選択する時に
は、（００）の補間選択フラグＦｙが発生し、フレーム
内垂直補間を選択する時には、（０１）の補間選択フラ
グＦｙが発生し、フレーム内の４点平均値補間を選択す
る時には、（１０）の補間選択フラグＦｙが発生し、フ
レーム間補間を選択する時には、（１１）の補間選択フ
ラグＦ７が発生する。この補間選択フラグＦｙがフレー
ム化回路７に供給される。

どのような補間選択フラグＦｙが発生するかは、ブロッ
クの画像内容に依存する．例えばブロックの画像が静止
画像の場合には、補間選択フラグＦｙとして（１１）が
発生し、受信側でフレーム間補間がなされる．このフレ
ーム間補間により、静止部での解像度の劣化が防止され
る． 図示せずも、受信側では、送信側と逆の順序のデータ処
理がなされる．受信データがフレーム分解回路により、
エラー訂正されると共に、ＡＤＲＣの符号化出力と駒落
としフラグＳＪと補間選択フラグＦ　ｙ．とに分解され
、符号化出力及び駒落としフラグＳＪがＡＤＲＣデコー
ダに供給され、送信されたサンプル点の画素データが復
元され、復元データが補間回路に供給される．補間回路
は、サブサンプリングで間引かれた非伝送画素に関して
、ブロック毎に４種類の補間を選択的に行う構戒とされ
、補間選択フラグＦａｒにより補間の種類が選択される
．補間回路から元の画素数の復元データが得られる． Ｃ．駒落とし及びＡＤＲＣ 第５図は、駒落とし及びＡＤＲＣエンコーダ６の一例の
構威を示し、ブロックの順序に変換された分配回路３２
の出力信号（サブサンプリング処理後のデータ）が入力
端子４１に供給される。この入力データが４フレーム遅
延回路４２、Ａブロック遅延回路４３、乗算回路４４、
ゲート回路４５及び３次元ＡＤＲＣエンコーダ４６に供
給される．ゲート回路４５の出力信号が２次元ＡＤＲＣ
エンコーダ４７に供給される，ＡＤＲＣエンコーダ４６
及び４７の符号化出力がスイッチング回路４８の入力端
子Ａ及びＢに夫々供給され、その出力端子Ｃに一方の符
号化出力が選択される．符号化出力は、付加的コード（
ＤＲ，ＭＩＮ）と各画素と対応するコード信号ＤＴとを
含んでいる。

スイッチング回路４８の出力端子Ｃからの符号化出力が
フレーム化回路７に供給される。フレーム化回路７には
、駒落としの有無に対応した１ビットの駒落としフラグ
ＳＪも供給される．この一実施例では、駒落としがされ
る第２のモード時に、１ブロックを構或する二つの領域
の中の時間的に後の領域Ａｉｊ　′（Ａｎ＋１　）のコ
ード信号ＤＴが伝送され、前の領域Ａｉｊ（Ａｎ）のコ
ード信号ＤＴが伝送されない．２次元ＡＤＲＣエンコー
ダ４７は、駒落としでＡに圧縮された１６個の画素デー
タの符号化を行う．３次元ＡＤＲＣエンコーダ４６は、
駒落としがされない第ｌのモード時に３２個の画素デー
タの符号化を行う．受信側では、駒落としがされている
ブロックに関しては、伝送画素データを使用した線形補
間（１次補間）により駒落としされた領域のデータが補
間される．この受信側の補間方式と同一の補間で得られ
た補間値と真値との差の大きさに基づいて駒落としを行
うかどうかが決定される． 乗算回路４４は、４フレーム遅延回路４２の入力信号の
値を３倍とし、その乗算出力が加算回路４９に供給され
る。加算回路４９には、４フレーム遅延回路４２の出力
信号が供給される．加算回路４９の出力信号がビットシ
フト回路５０に供給され、２の値とされる．ビットシフ
ト回路５０の出力に補間値が得られる。％ブロック遅延
回路４３の出力信号からビットシフト回路５０の出力信
号が減算回路５１で減算される．減算回路５１の出力信
号が絶対値化回路５２で絶対値に変換される． この絶対値は、注目している１画素当りの真値と補間値
との差であり、累積回路５３により１ブロックの差の累
積値が求められる．この累積値が比較回路５４に供給さ
れ、端子５５からの基準値と比較される。累積回路５３
の代わりに、１ブロックの差の中の最大値を検出する最
大値検出回路を用いても良い． 比較回路５４では、累積値と基準値の大小関係が検出さ
れ、累積値が基準値より小さい時に、駒落とし処理が可
能なことを意味する“１”の出力信号が発生する．これ
と逆に、累積値が基準値より大きい時に、駒落とし処理
ができないことを意味する“０′″の出力信号が発生す
る。比較回路５４の出力信号がラッチ５６で保持され、
ラッチ５６の出力信号が駒落としフラグＳＪとしてスイ
ッチング回路４８及びフレーム化回路７に夫々供給され
る。

駒落とし処理がされる第２のモード時に、即ち、駒落と
しフラグＳＪが“１”の時に、スイッチング回路４８の
入力端子Ａと出力端子Ｃが選択され、ＡＤＲＣエンコー
ダ４７の符号化出力が選択される．他方、駒落とし処理
がされない第ｌのモード時に、即ち、駒落としフラグＳ
Ｊが“０”の時に、スイッチング回路４８の入力端子Ｂ
と出力端子Ｃが選択され、ＡＤＲＣエンコーダ４６の符
号化出力が選択される． ゲート回路４５は、制御信号発生回路５７からの制御信
号Ｐ２により１ブロックを構戒する二つの領域Ａｎ及び
Ａｎ＋１の時間的に後の領域Ａ　ｎ　＋　１の画素デー
タを通過させる．制御信号発生回路５７には、端子５８
からブロック周期のクロック信号Ｐ１が供給され、入力
データと同期した制御信号Ｐ２が生或される．また、制
御信号Ｐ２が累積回路５３のイネーブル信号とされ、制
御信号Ｐ２が“ｌ”の期間で累積動作が可能とされてい
る。更に、制御信号Ｐ２が微分回路５９に供給され、微
分回路５９からの微分パルスＰ３が累積回路５３にその
リセット信号として供給される。

３次元ＡＤＲＣエンコーダ４６の一例を第６図に示す．
６１で示す入力端子からの入力データが最大値及び最小
値検出回路６２及び遅延回路６３に供給される。検，出
回路６２は、１ブロックの３２個の画素データの中の最
大＋［ＭＡＸと最小値ＭＩＮとを検出する．遅延回路６
３は、最大値ＭＡＸ及び最小値ＭＩＮを検出する時間、
データを遅延させるものである． 減算回路６４で（ＭＡＸ−ＭＡＩＮ）の演算がされ、減
算回路６４からダイナミックレンジＤＲが得られる。ダ
イナミックレンジＤＲがＲＯＭ６６に供給され、例えば
４ビットのコード信号を得る時には、ダイナミックレン
ジＤＲが１／１６とされる．このＲＯＭ６６から量子化
ステップΔが得られる。

減算回路６５では、遅延回路６３からの画素データから
最小値ＭＩＮが減算され、減算回路６５から最小値が除
去された画素データＰＤＩが得られる。

減算回路６５からの最小値除去により正規化されたデー
タＰＤＩ及び量子化ステップΔが量子化回路６７に供給
される．量子化回路６７から元のビット数（８ビット）
より少ないビット数である４ビットのコード信号ＤＴが
得られる。量子化回路６７は、ダイナミックレンジＤＲ
に適応した量子化を行う．説明の簡単のため、２ビット
の量子化の例では、第７図Ａに示すように、ダイナミッ
クレンジＤＲを（２”　＝４）等分した量子化ステップ
Δで、最小値が除去されたデータＰＤＩが除算され、商
を切り捨てで整数化した値がコード信号ＤＴとされる．
！子化回路６７は、除算回路或いはＲＯＭで構或できる
。第７図でＬＯ，ＬＬ、Ｌ２、Ｌ３が復号レベルを示す
。

量子化回路６７における量子化の方法としては、第７図
Ｂに示すように、最大値ＭＡＸ及び最小値ＭＩＮと一致
した値が復号レベルとして得られる方法を用いても良い
． ２次元ＡＤＲＣエンコーダ４７は、上述の３次元ＡＤＲ
Ｃエンコーダと同様の構或を有している。

但し、ゲート回路４５により１ブロックの後ろ側の領域
Ａｎ＋１の１６個の画素データのみが符号化される。

第８図Ａは、制御信号発生回路５７に供給されるクロッ
ク信号Ｐ１を示す。クロック信号Ｐ１は、ブロック周期
で発生する。このクロック信号Ｐ１から第８図Ｂに示す
ように、ｌブロック周期の％の周期でレベルが反転する
制御信号Ｐ２が制御信号発生回路５７で生戒される．制
御信号Ｐ２が“０”の期間には、１ブロックの前の領域
Ａｎの１６個の画素データが含まれ、これが“１”の期
間には、その後の領域Ａｎ＋１の１６個の画素データが
含まれる。この制御信号Ｐ２の“１”の期間でゲート回
路４５がオンし、後の領域Ａｒ＋＋１の画素データがゲ
ート回路４５を通過してＡＤＲＣエンコーダ４７に供給
される。制御信号Ｐ２の立ち上がりエッジのタイミング
で微分回路５９から第８図Ｃに示す微分バルスＰ３が発
生する．微分バルスＰ３で累積回路５３が次のブロック
に関する累積動作に備えてリセットされる。

この一実施例の駒落とし処理に関して、第９図を参照し
て説明する．第９図において、Ｆ１、Ｆ２、Ｆ３、・・
・は、連続する第１フレーム、第２フレーム、第３フレ
ーム、・・・を表している．第９図Ａに示すように、二
つの領域Ａｎ及びＡｎ＋１で構戒された３次元ブロック
の空間的に同一の位置の一つの画素データＸ１、ｘ２、
Ｘ３、・・（第４図参照）に注目する。これらの画素デ
ータのレベルの変化の一例が第９図Ｂに示されている。

駒落としの判定の対象である注目ブロックが画素データ
ｘ５及びｘ６を含むブロックの時の動作を説明する。

入力端子４１から画素データＸ６が供給されるタイミン
グでは、４フレーム遅延回路４２から画素データＸ２が
発生する。また、このタイミングでは、％ブロック遅延
回路４３の出力側に画素データＸ５が得られる．従って
、加算回路４９及びビットシフト回路５０により補間値
Ｋ（３ｘ６＋ｘ２）が形威される．この補間値が減算回
路５１において、画素データｘ５から減算される。減算
回路５１からは、 ｘ５　　％．（３ｘ６＋ｘ２） の減算出力が得られる．この減算出力が絶対値に変換さ
れ、累積回路５３に供給される。累積回路５３ぱ、画素
デ〒タｘ５が含まれる領域Ａ５で発生する減算出力の絶
対値を累算する。制御信号Ｐ２が“１”の期間で累算期
間が指定される。累算された出力が基準値と比較され、
基準値より累算値が大きい時には、駒落としフラグＳＪ
が”Ｏ″とされ、駒落とし処理がされなＣ１第１のモー
ドとされる．即ち、ＡＤＲＣエンコーダ４６からの３２
個の伝送画素データの符号化出力がスイッチング回路４
８で選択される。入力データと駒落としフラグＳＪが発
生するラッチ５６の出力側との間に、１ブロックの遅延
が生じる。他方、ＡＤＲＣエンコーダ４６及び４７では
、ブロックの最大値ＭＡＸ及び最小値ＭＩＮを検出する
のに、１ブロックの遅延が生しる。従って、駒落としフ
ラグＳＪの発生と符号化出力の発生とが同期している。

上述と逆に、累算値が基準値より小さい時には、駒落と
しフラグＳＪが“１”とされ、駒落とし処理がなされる
第２のモードとされる。即ち、ゲート回路４５を通った
領域八６の１６個の伝送画素データがＡＤＲＣエンコー
ダ４７に供給され、ＡＤＲＣエンコーダ４７の符号化出
力がスイッチング回路４８で選択される．このように、
１ブロックの後の領域Ａｎ＋１のｌ６個の画素のコード
信号ＤＴが伝送されるので、伝送されるコード信号ＤＴ
のデータ量をＡとできる。

受信側（再生側）では、駒落とし処理がされていないブ
ロックに関しては、３次元ＡＤＲＣのデコーダにより３
２個の画素の復元値が得られる。

他方、駒落とし処理がされているブロックに関しては、
２次元ＡＤＲＣのデコーダにより領域Ａｎ＋１の１６個
の画素の復元値が得られる。駒落としのために伝送され
ない領域Ａｎのｌ６個の画素は、同じブロックの碩域Ａ
ｎ＋１の同一位置の復元値と時間的に前の領域Ａ　ｎ　
−　３の同一位置の復元値との線形補間で補間される。

この補間は、駒落としを行うかどうかの判定の際になさ
れるものと同じ方法である。

ｄ．変形例 上述の実施例では、誤差の集計値が最小のものをサブサ
ンプリングで間引かれた画素の補間方法を示すフラグ信
号を発生している。しかしながら、誤差がしきい値を超
える画素の個数を計数し、その計数値の最小のものに基
づいてフラグ信号を発生しても良い。また、求められた
最小値がしきい値を超える場合には、そのブロックに関
してサブサンプリングを行わないようにしても良い。こ
の場合には、サブサンプリングに関するフラグ信号を追
加する必要がある。

また、上述セる一実施例では、２フレームに夫々属する
二つの領域Ａｎ及びＡｎ＋１で１ブロックが構或され、
駒落としがされる時には、後の領域Ａ　ｎ　＋　１のデ
ータのみを伝送している。しかしながら、この一実施例
に限定されることなく、２フレーム以上のｎフレームに
またがるｎ個の領域の中の任意の一つの領域のデータの
みを伝送したり、ｍ　（ｍａｎ）個の領域のデータを伝
送しても良い。

また、この発明は、駒落としの判定時に、線形補間以外
の補間方式を採用することができる。その一つは、１ブ
ロックの最初の領域のデータを伝送し、同じブロックの
他の領域の非伝送データは、伝送データと同じ値にホー
ルドする前値置換である。他の例は、２次関数の補間で
ある．更に、この発明では、可変長のＡＤＲＣを用いて
も良い。勿論、この発明では、ＡＤＲＣ以外の高能率符
号例えばＤＣＴ（ディスクリート・コサイン変換）を用
いても良い．しかしながら、圧縮符号を行うことは、必
ずしも必要ない。

〔発明の効果〕

この発明は、時空間サブサンプリングと駒落とし処理と
を組み合わせているので、圧縮率を頗る高くできる．ま
た、この発明では、送信側で最も誤差が小さくなる補間
方法を原データを使用して決定しているので、受信デー
タから補間方法を選択するのと比較して正しく最良の補
間方法を選択できる．更に、静止領域での解像度の劣化
を防止することができる． また、この発明は、受信側でなされる非伝送画素の補間
と同一の方式で補間値を求め、この補間値と元の値との
差の大きさにより駒落とし処理を行うかどうかを決，定
している。従って、空間的に隣接する二つのブロックの
一方が駒落とし処理され、その他方が駒落とし処理され
ない時でも、復元画像では、二つのブロック間の輝度レ
ベルの差が小さくなり、ブロック歪の発生を防止できる
。

また、この発明は、単純な静止判定と異なり、静止部以
外の連続的にレベル変化が起きる所でも、駒落としがさ
れ、データの圧縮効率を改善できる。

【図面の簡単な説明】

第１図はこの発明の一実施例のブロック図、第２図はこ
の発明の一実施例におけるサブサンプリング及びブロッ
ク化回路のブロック図、第３図及び第４図は３次元ブロ
ックの構戒及びサブサンプリングのパターンを示す路線
図、第５図はこの発明の一実施例における駒落とし及び
ＡＤＲＣエンコーダのブロック図、第６図はＡＤＲＣエ
ンコーダの一例のブロック図、第７図はＡＤＲＣの説明
に用いる路線図、第８図は駒落とし及びＡＤＲＣエンコ
ーダの説明に用いるタイミングチャート、第９図は駒落
とし処理の説明に用いる略線図である。 図面における主要な符号の説明 ■＝入力端子、 ５：サプサンプリング及びブロック化回路、６：駒落と
し及びＡＤＲＣエンコーダ、７：フレーム化回路、 ２４〜２７：減算回路、 ２９：サンプリングスイッチ、 ３１：ブロック化回路、 ３９：最小値検出回路、 ４２：４フレーム遅延回路、 ４５：ゲート回路、 ４６、４７　：　：ＡＤＲＣエンコーダ、４８：スイッ
チング回路、 ５ｌ：減算回路、 ５３：累積回路。

Claims (1)

1. 【特許請求の範囲】 ディジタルテレビジョン信号のｎフレームにまたがる３
   次元のブロック内に含まれる複数の画素データがサブサ
   ンプリングにより間引き処理され、この間引き処理後の
   残りの画素データを伝送する高能率符号化装置において
   、 上記各ブロックの間引かれる非伝送画素データの夫々に
   関し、時間的及び空間的に隣接する伝送データによる補
   間方法を複数種類準備し、上記補間方法の夫々について
   、真値と補間値の差の絶対値を演算する演算手段と、 上記演算手段の出力に基づいて、ブロック単位に最適な
   補間方法を表すフラグ信号を発生する手段と、 上記サブサンプリングされた上記各ブロックの上記ｎフ
   レーム分の全画素データを伝送する第１のモードと、上
   記ｎフレームのうちのｍフレーム分の画素データを伝送
   する第２のモードとを上記ブロック単位で切り換える切
   換手段と、 上記第２のモード時に少なくとも注目ブロックの上記ｍ
   フレームの伝送画素データから上記注目ブロックの（ｎ
   −ｍ）フレームの非伝送画素データを補間した補間値と
   上記非伝送画素データの真値の差分を検出する手段と、 上記検出手段の出力に基づいて上記注目ブロックに関し
   て上記切換手段に対する制御信号を発生する制御信号発
   生手段と、 上記フラグ信号と上記切換手段からの伝送画素データと
   上記制御信号を伝送する伝送手段とを有してなる高能率
   符号化装置。