JPH03169042A - 半導体素子用チップトレー - Google Patents
半導体素子用チップトレーInfo
- Publication number
- JPH03169042A JPH03169042A JP1310128A JP31012889A JPH03169042A JP H03169042 A JPH03169042 A JP H03169042A JP 1310128 A JP1310128 A JP 1310128A JP 31012889 A JP31012889 A JP 31012889A JP H03169042 A JPH03169042 A JP H03169042A
- Authority
- JP
- Japan
- Prior art keywords
- chip tray
- semiconductor chip
- chip
- cleanliness
- degree
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 239000004020 conductor Substances 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 claims abstract description 7
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 239000003973 paint Substances 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 abstract description 9
- 230000003749 cleanliness Effects 0.000 abstract description 6
- 230000005611 electricity Effects 0.000 abstract description 4
- 230000003068 static effect Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 2
- 230000015556 catabolic process Effects 0.000 abstract 3
- 230000000694 effects Effects 0.000 description 4
- 239000003086 colorant Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
Landscapes
- Packaging Frangible Articles (AREA)
- Die Bonding (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体素子を収納するチップトレーに関する。
従来、この種のチップトレーの構造は、第５図および第
６図に示す、平面図，断面図のようにチップトレー１′
上に複数個設けられている凹部５′の底部の形状は平滑
面である。更に外周部士手６′には切欠き部がないもの
となっている。
６図に示す、平面図，断面図のようにチップトレー１′
上に複数個設けられている凹部５′の底部の形状は平滑
面である。更に外周部士手６′には切欠き部がないもの
となっている。
チップトレーの材質は非導電性材料が一般的であり、且
つ色は、白糸のもの，青，黄，橙等が主流となっている
。
つ色は、白糸のもの，青，黄，橙等が主流となっている
。
従来のチップトレーの構造では、凹部の底部が平滑面と
なっているため、半導体素子底面に対し密着しやすい、
そのため半導体素子の取出しが容易でない。また外周部
士手に切欠き部がないためチップトレー洗浄後に洗浄液
の残渣が発生し、清浄度維持が難しい。更にチップトレ
ーが導電性でないためにチップトレーに帯電し、静電気
に弱い半導体素子を破壊することになっている。色につ
いても白糸，青，黄，橙等のため、自動認識に於ける２
値画像が不鮮明となり、自動化が容易ではない。以上述
べたような各種の問題点があった。
なっているため、半導体素子底面に対し密着しやすい、
そのため半導体素子の取出しが容易でない。また外周部
士手に切欠き部がないためチップトレー洗浄後に洗浄液
の残渣が発生し、清浄度維持が難しい。更にチップトレ
ーが導電性でないためにチップトレーに帯電し、静電気
に弱い半導体素子を破壊することになっている。色につ
いても白糸，青，黄，橙等のため、自動認識に於ける２
値画像が不鮮明となり、自動化が容易ではない。以上述
べたような各種の問題点があった。
本発明のチップトレーは半導体素子を収納する凹部の底
部に溝，凹部あるいは凸部を設けているため、半導体素
子底面との接触面積が小さくなり、密着しないようにな
っている。外周部士手４辺の各一辺には少くとも１カ所
の切欠き部を設けているため、チップトレー洗浄液が凹
部にたまることなく流れ出るため、洗浄液の残渣は残ら
ない。
部に溝，凹部あるいは凸部を設けているため、半導体素
子底面との接触面積が小さくなり、密着しないようにな
っている。外周部士手４辺の各一辺には少くとも１カ所
の切欠き部を設けているため、チップトレー洗浄液が凹
部にたまることなく流れ出るため、洗浄液の残渣は残ら
ない。
また材質は導電性材料を用いているため、帯電せずｉ？
ＩＴ＆気の強弱に関係なくあらゆる半導体素子を収納で
きる。更に色は黒色を用いているため、認識に於ける２
値化再像が鮮明となるため自動化が容易となる。またチ
ップトレーに導電性を持たせる方法として導電性塗布す
る手段もある。
ＩＴ＆気の強弱に関係なくあらゆる半導体素子を収納で
きる。更に色は黒色を用いているため、認識に於ける２
値化再像が鮮明となるため自動化が容易となる。またチ
ップトレーに導電性を持たせる方法として導電性塗布す
る手段もある。
次に本発明について図面を参照して説明する。
第１図は本発明一実施例の平面図であり、第２図は第ｌ
図のＡ−Ａ’断面図である。第３図は本発明の他の実施
例の平面図、第４図は第３図のＢ−Ｂ’断面図である。
図のＡ−Ａ’断面図である。第３図は本発明の他の実施
例の平面図、第４図は第３図のＢ−Ｂ’断面図である。
チップトレー１の材質には、半導体素子の静電気による
破壊防止のために導電性材料を、認識自動化のために黒
色のものを用いている。チップトレー清浄度維持のため
と洗浄性向上のために４辺ある外周部士手６の各ｌ辺に
少くとも１カ所の切欠部〜３を設けている。更に半導体
素子取出し容易化のために深さ０． １ ｍｍ〜ｌ．
Ｏ ｍｍ程度の溝２を十文字に配置している。尚、本構
造のチップトレーの製作は、戒型金型により容易に実施
できるものである。第３図，第４図の実施例では半導体
素子取出し容易化のために溝２の代りに、１．０’ｍｍ
〜２．０’ｍｍ程度の半球凸部を設けた例であるが、こ
れは溝や半球凸部のように凹部凸部どちらでもよく、効
果は全く同じである。また導電性を持たせるために黒色
のチップトレー全体に導電性塗料を塗布しても同じ効果
が得られる。
破壊防止のために導電性材料を、認識自動化のために黒
色のものを用いている。チップトレー清浄度維持のため
と洗浄性向上のために４辺ある外周部士手６の各ｌ辺に
少くとも１カ所の切欠部〜３を設けている。更に半導体
素子取出し容易化のために深さ０． １ ｍｍ〜ｌ．
Ｏ ｍｍ程度の溝２を十文字に配置している。尚、本構
造のチップトレーの製作は、戒型金型により容易に実施
できるものである。第３図，第４図の実施例では半導体
素子取出し容易化のために溝２の代りに、１．０’ｍｍ
〜２．０’ｍｍ程度の半球凸部を設けた例であるが、こ
れは溝や半球凸部のように凹部凸部どちらでもよく、効
果は全く同じである。また導電性を持たせるために黒色
のチップトレー全体に導電性塗料を塗布しても同じ効果
が得られる。
以上説明したように本発明は、利質を黒色にしたことに
よる自動認識の容易化，材質に導電性材料を用いたこと
，あるいは、導電性塗料の塗布による半導体素子の静電
気破壊防止２外周士手４辺の各１辺に少くとも１カ所以
上の切欠部を設けたことによる洗浄作業と清浄度維持の
容易化，凹部の底部に溝あるいは半球凸部等の凹，凸を
設けたことにより半導体素子の密着防止が計られ、取出
し容易化が可能になった。等の各種効果を有する。
よる自動認識の容易化，材質に導電性材料を用いたこと
，あるいは、導電性塗料の塗布による半導体素子の静電
気破壊防止２外周士手４辺の各１辺に少くとも１カ所以
上の切欠部を設けたことによる洗浄作業と清浄度維持の
容易化，凹部の底部に溝あるいは半球凸部等の凹，凸を
設けたことにより半導体素子の密着防止が計られ、取出
し容易化が可能になった。等の各種効果を有する。
第ｌ図は本発明の一実施例を示す平面図、第２図は第１
図のＡ−Ａ’断面図である。第３図は本発明の他の実施
例を示す平面図、第４図は第３図Ｂ−Ｅ’断面図である
。第５図は従来技術の平面図、第６図は第５図のＣ−Ｃ
’断面図である。 １，１′・・・・・・チップトレー ２・・・・・・溝
、３・・・・・・切欠部、４，４′・・・・・・半導体
素子、５，５′・・・・・・凹部、６，６′・・・・・
・外周部士手、７・・・・・・半球凸部。
図のＡ−Ａ’断面図である。第３図は本発明の他の実施
例を示す平面図、第４図は第３図Ｂ−Ｅ’断面図である
。第５図は従来技術の平面図、第６図は第５図のＣ−Ｃ
’断面図である。 １，１′・・・・・・チップトレー ２・・・・・・溝
、３・・・・・・切欠部、４，４′・・・・・・半導体
素子、５，５′・・・・・・凹部、６，６′・・・・・
・外周部士手、７・・・・・・半球凸部。
Claims (1)
- 半導体素子を収納する凹部の底部に溝、凹部あるいは凸
部を設けるとともに、凹部の外周土手部４辺の各１辺に
少くとも１ヵ所以上の切欠部を備え、チップトレー全体
に導電性塗料を塗布するか、あるいは、チップトレーの
材質に黒色導電性材料を用いたことを特徴とする半導体
素子用チップトレー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1310128A JP2540960B2 (ja) | 1989-11-28 | 1989-11-28 | 半導体素子用チップトレ― |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1310128A JP2540960B2 (ja) | 1989-11-28 | 1989-11-28 | 半導体素子用チップトレ― |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03169042A true JPH03169042A (ja) | 1991-07-22 |
| JP2540960B2 JP2540960B2 (ja) | 1996-10-09 |
Family
ID=18001510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1310128A Expired - Fee Related JP2540960B2 (ja) | 1989-11-28 | 1989-11-28 | 半導体素子用チップトレ― |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2540960B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0528045U (ja) * | 1991-09-17 | 1993-04-09 | 株式会社デイスコ | ウエーハ載置用ベース部材 |
| WO2011036826A1 (ja) * | 2009-09-28 | 2011-03-31 | シャープ株式会社 | 収納トレイ |
| CN114300368A (zh) * | 2022-03-07 | 2022-04-08 | 成都先进功率半导体股份有限公司 | 一种用焊片设备焊接散晶粒芯片的方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5956736U (ja) * | 1982-10-08 | 1984-04-13 | 日本電気株式会社 | 溝付きチツプトレ− |
| JPS62200586U (ja) * | 1986-06-11 | 1987-12-21 | ||
| JPH01113466A (ja) * | 1987-06-03 | 1989-05-02 | Jiyuraron Kogyo Kk | 半導体デバイス用チップトレイ及びコンテナ |
-
1989
- 1989-11-28 JP JP1310128A patent/JP2540960B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5956736U (ja) * | 1982-10-08 | 1984-04-13 | 日本電気株式会社 | 溝付きチツプトレ− |
| JPS62200586U (ja) * | 1986-06-11 | 1987-12-21 | ||
| JPH01113466A (ja) * | 1987-06-03 | 1989-05-02 | Jiyuraron Kogyo Kk | 半導体デバイス用チップトレイ及びコンテナ |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0528045U (ja) * | 1991-09-17 | 1993-04-09 | 株式会社デイスコ | ウエーハ載置用ベース部材 |
| WO2011036826A1 (ja) * | 2009-09-28 | 2011-03-31 | シャープ株式会社 | 収納トレイ |
| CN102470980A (zh) * | 2009-09-28 | 2012-05-23 | 夏普株式会社 | 收纳盘 |
| CN114300368A (zh) * | 2022-03-07 | 2022-04-08 | 成都先进功率半导体股份有限公司 | 一种用焊片设备焊接散晶粒芯片的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2540960B2 (ja) | 1996-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5963951B2 (ja) | 指紋センサパッケージ及びその製造方法 | |
| TWI599347B (zh) | 方法及具有薄膜電晶體的眼科裝置 | |
| JP6307612B2 (ja) | 涙液導電率センサ | |
| EP1455392A4 (en) | SEMICONDUCTOR COMPONENT AND METHOD FOR THE PRODUCTION THEREOF | |
| TW351832B (en) | Method for fabricating semiconductor member | |
| KR950025894A (ko) | 평탄화한 표면을 갖는 반도체장치 및 그의 제조방법 | |
| EP1030174A3 (de) | Messeinrichtung sowie Verfahren zu deren Herstellung | |
| JPH03169042A (ja) | 半導体素子用チップトレー | |
| KR970008547A (ko) | 컬럼형 패키지 | |
| IT1256130B (it) | Dispositivo di memoria a semiconduttore con un elettrodo di immagazzinamento avente una molteplicita' di microsolchi e/o una molteplicita' di microcilindri | |
| KR920013713A (ko) | 반도체메모리장치 및 그 제조방법 | |
| EP0698927A2 (en) | Unit capacitor | |
| JPS54102990A (en) | Optical sensor array and its manufacture | |
| EP1414075B1 (en) | Dummy pattern for improving micro-lens formation in an image sensor | |
| US20070063318A1 (en) | Semiconductor device for bonding connection | |
| KR920015461A (ko) | 칼라필터 및 그 제조방법 | |
| DE3775346D1 (de) | Halbleiter-speicheranordnung mit einer vielzahl von speicherzellen vom ein-transistortyp. | |
| JPH031439U (ja) | ||
| CN214098451U (zh) | 指纹芯片封装结构 | |
| US6956194B2 (en) | Systems and methods for fabricating an electro-optical device used for image sensing | |
| JPS6114656B2 (ja) | ||
| JPH0614190Y2 (ja) | 洗浄用物品保持具 | |
| CN119384210A (zh) | 半导体结构及其制备方法、电子设备 | |
| JPH087624Y2 (ja) | マーク付き半導体装置 | |
| KR970047959A (ko) | 초전형 적외선센서 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |