JPH03169164A - 画像情報記憶方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 入力した画像を拡大または縮小して出力する画像処理シ
ステムにおける画像情報記憶方式に関し、入力画像の部
分平面を構或する複数の画素情報に直接アドレスするこ
とを可能とすることにより画像処理速度を向上すること
を目的とし、入力した画像を拡大または縮小して出力す
るために入力画像情報を演算処理して出力画像情報を作
或する画像処理システムにおいて、 入力画像の画素情報を一時記憶する入力画素情報一時記
憶手段と、該入力画素情報一時記憶手段より出力される
１ラインの画素情報を同一画素情報をもつ複数ラインの
画素情報に展開し、かつ展開した該複数のラインをそれ
ぞれ１画素分ずつシフトする如く遅延させて出力する画
素情報展開手段と、該画素情報展開手段より、１画素分
ずつシフトされた前記複数ラインの画素情報を複数組入
力して記憶し、かつ該複数組の複数ラインの各々から同
一時点に入力された互いに重複しない画素情報をもって
構戒される画素情報群を単位にアドレスを付与し、アド
レ久指定により該画素情報群を重み付け演算部に出力す
る画素情報記憶手段を備えるように構戒する。

〔産業上の利用分野〕

本発明は　入力した画像を拡大または縮小して出力する
画像処理システムにおける画像情報記憶方式に関する。

近年、ファクシミリや図面ファイル装置等のドキュメン
トを取り扱う各種の画像処理システムが広く使用される
ようになってきている。

かかる画像処理システムにおいて、入力した画像を拡大
または縮小して出力する場合、入力画素数と出力画素数
に差があるため、出力する１画素の情報を１またはＯの
いずれとするかを決定するに当たっては、出力画素に対
応する位置にある１点の入力画素の画素情報のみで決定
せずに対応点近傍の複数の画素情報について重み付け演
算を行なって決定している。

前記重み付け演算を行なう場合、複数ラインの入力画素
情報をラインメモリに記憶し、縦横それぞれ数ドット、
例えば３ドット×３ドットの画素情報を取り出して重み
付け演算回路に入力し、演算処理を行なうのが一般的で
ある。この場合、ラインメモリに記憶されている縦横そ
れぞれ数ドットの正方形、または菱形のエリアの画素情
報に直接アドレスをすることができないため、前記ライ
ンメモリの内容を複数ライン、たとえば３ラインの画素
情報を端より順次シフトレジスタに入力して重み付け回
路に送り込んでいる。しかし、１点の出力画素を決定す
るに当たって複数の入力画素情報が使用されるため、複
数の出力画素を決定するには同一の入力画素が複数回使
用されることとなり、シフトレジスタは何回もシフトを
行なわなければならず、このため画像処理速度の低下を
来たしている。

以上から、入力画素情報の切出しを直接アドレス指定に
よって行なうことができる画素情報の記憶方式の出現が
望まれている。

〔従来の技術］ 第４図は、従来技術の基本構戒図、第５図は従来技術の
動作説明図である。

第４図における入力画素情報パンファメモリ５１には入
力画像の画素情報が一時記憶されるが、一時記憶された
画素情報は複数ライン分、例えば３ライン分を単位とし
てラインメモリ５２に出力される。

該ラインメモリ５２は図示省略された重み付け演算回路
などの制御により複数ラインの画素情報を各複数桁分づ
つシフトレジスタ５３に出力する。これにより、シフト
レジスタ５３より縦横それぞれ数ドットからなる入力画
素情報が重み付け演算回路に送出される。

第５図は以上の動作を説明したもので、図中、第４図と
同一部分については同一記号を用いる。

第５図においては、入力画素情報バッファメモリ５１に
複数ラインの入力画素情報が一時記憶されており、その
うちの３ライン分の画素情報がラインメモリ５２に送ら
れて記憶されている。図示省略された重み付け演算回路
では出力画素を決定しようとする点に対応する位置にあ
る入力画素の点の近傍の点の画素情報が必要である。例
えばラインメモリ中の９点の画素情報５２ａ（図中、太
線で囲まれた画素情報群）が必要であるとすれば、図示
省略された璽み付け演算回路などの制御によりシフトレ
ジスタ５３を動作させてラインメモリ５２より３×３の
入力画素情報群５２ａの画素情報をシリアルに読み出し
、出力された画素情報群５４を重み付け演算回路に送出
させる。

しかし、上記から明らかな如く、出力画素１つに対して
複，数の入力画素情報が必要となるため、入力画素情報
は同一組み合わせ、または組み合わせを変えて複数回使
用されることとなる。このためシフトレジスタ５３のシ
フト回数は極めて多くなり、画像処理速度を低下せしめ
る要因となっている。

〔発明が解決しようとする課題〕

以上の如く、従来技術においては、入力画素情報の切出
しにシフトレジスタを用いているため、重み付け演算の
ためのシフト回数が多くなり、画像処理速度が低下する
問題を生している。

本発明は、入力画像の部分平面を構成する複数の画素情
報に直接アドレスすることを可能とすることにより画像
処理速度を向上することを目的とする。

〔課題を解決するための手段〕

第１図は本発明の基本構戒図である。

図中、ｌは入力画像の画素情報を一時記憶する入力画素
情報一時記憶手段、２は該入力画素情報一時記憶手段１
より出力される１ラインの画素情報を同一画素情報をも
つ複数ラインの画素情報に展開し、かつ展開した該複数
のラインをそれぞれｌ画素分ずつシフトする如く遅延さ
せて出力する画素情報展開手段、３は該画素情報展開手
段２より、１画素分ずつシフトされた前記複数ラインの
画素情報を複数組入力して記憶し、かつ該複数組の複数
ラインの各々から同一時点に入力された互いに重複しな
い画素情報をもって構或される画素情報群を単位にアド
レスを付与し、アドレス指定により該画素情報群を重み
付け演算部に出力する画素情報記憶手段である。

〔作　用〕

第ｌ図において、入力画素情報一時記憶千段１には入力
画像の画素情報が一時記憶されるが、一時記憶された画
素情報から複数ラインづつ画素情報展開手段２に出力さ
れる。画素情報展開手段２においては、入力画素情報一
時記憶手段ｌより複数ライン分の画素情報を入力し、そ
れぞれのラインを更に同一画素情報をもつ複数ラインの
画素情報に展開し、かつ展開した該複数のラインをそれ
ぞれ１画素分ずつシフトする如く遅延させて画素情報記
憶手段３に出力する。画素情報展開手段２には入力画素
情報一時記憶手段１より同時に複数ライン分の画素情報
が入力されるが、該複数ラインについて同様の展開を行
ない、画素情報記憶手段３に出力する。

画素情報展開手段２より出力される前記シフトされた複
数ラインの画素情報複数組は画素情報記憶手段３に記憶
されるが、画素情報記憶手段３においては、同時に入力
される複数の画素情報群ごとにアドレスを付与し、該ア
ドレスを指定することにより、該画素情報群を出力する
。即ち、アドレス指定により、入力画像の部分平面を構
或する複数の画素情報が直接重み付け演算回路に出力さ
れる。

第２図は以上の説明を図示した本発明の原理説明図であ
り、第１図と同一部分は同一記号により示す。以下、第
２図により説明する。

入力画素情報一時記憶手段１には入力画像の画素情報が
ラインを単位として一時記憶される。上記状態において
、図示省略された重み付け演算部では出力画素を決定す
るために該出力画素の点に対応する位置にある入力画素
の点の近傍の点の画素として、前記入力画素情報一時記
憶手段１内の太線で囲まれた３つの入力画素ライン４１
，４２．４３内の９点の画素情報が必要であるとして説
明する。

前記入力画素情報一時記憶手段ｌ内の太線で囲まれた３
つの入力画素ライン４Ｌ　４２，　４３は、画素情報展
開手段２によりそれぞれｌラインが同一画素情報をもつ
複数ラインに展開され、かつ展開される複数のライン内
の画素情報はそれぞれ１画素分ずつシフトする如く遅延
されて展開され、画素情報記憶手段３に出力され、記憶
される。

例えば入力画素情報一時記憶手段ｌの入力画素ライン１
１は３つの展開画素ライン３Ｌａ〜３１ｃに展開されて
画素情報記憶手段３に記憶され、同様に入力画素ライン
１２．　１３はそれぞれ展開画素ライン３２ａ〜３２ｃ
及び３３ａ〜３３ｃに展開され、記憶される。

画素情報記憶手段３においては記憶した前記複数の展開
画素ライン３１ａ　〜３１ｃ，３２ａ　〜３２ｃ，３３
ａ　〜３３ｃの各々より同一時点に入力された互いに重
複しないＩＭ素づつをもって構或した画素群ごとにアド
レスを付与する。即ち、第２図における画素群３４は一
つのアドレスを持ち、該アドレスを指定することにより
画素群３４が読み出され、図示省略された重み付け演算
部εこ出力される。

重み付け演算部に出力される画素群３４ａは画素情報記
憶部内の画素群３４と同一構戒で配置のみを変えたもの
であるが、図から明らかなように、入力画素情報一時記
憶千段１内の３つの入力画素ライン１１〜１３内の９つ
の画素と構戒及び配置が全く同一である。゛即ち、画素
情報記憶手段３においてアドレス指定を行なうことによ
り入力画素情報一時記憶手段１内の入力画像の部分平面
を構成する複数の画素群を読み出すことができる。

以上の如く、本発明においては、入力画像の部分平面を
構戒する複数の画素を直接アドレスすることができ、画
像処理を効率よく行なうことが可能となる。

〔実施例〕

第３図は本発明の一実施例の回路ブロック図である。

図中、４０は画素情報展開回路、４ｌ〜４３は画素情報
展開回路４０の入力情報線、４４は画素情報記憶回路（
ＲＡＭと記す）、４３はアドレスカウンタ、ＯＦ　Ｆ　
Ｉａ−Ｄ　Ｆ　Ｆ　３ＦはＤ型フリップ・フロップ回路
、ＣＰはクロックパルスである。

第３図における画素情報展開回路４０は入力情報線４１
〜４３に図示省略された入力画素情報バッファメモリよ
り３ラインの画素情報を入力し、それぞれのラインを同
一画素情報をもつ３ラインの画素情報ラインに展開し、
かつ展開した該３ラインをそれぞれ１画素分ずつシフト
する如く遅延させて出力する回路である。

先ず、アドレスカウンタ４５をリセットするとともに、
すべてのＤ型フリップ・フロンプ回路（以下、ＤＦＦと
記す）をリセット状態とする。なお、ＤＦＦのリセット
状態は画素情報として“白“が入力された状態となる。

次いで、図示省略された入力画素情報バッツァメモリの
入力画素ラインが各入力情報３ｓ４１〜４３に入力され
るが、以下、第■の入力情報線４ｌについて説明する。

入力情報線４■に第１入力画素ラインの最初の画素情報
が入力されると、クロックパルスＣＰに同期してＤ　Ｆ
　Ｆ　ＩＡ，　　Ｄ　Ｆ’Ｆ　＋ｍ，　　Ｄ　Ｆ　Ｆ　
＋ｃに該画素情報をセットするとともに、アドレスカウ
ンタ４５を更新しながらＲＡＭ４４に出力を行なう。最
初に出力されるＤＦＦは、Ｄ　Ｆ　Ｆ　ＩＡ＋　　Ｄ　
Ｆ　Ｆ　Ｉｏ．　　Ｄ　Ｆ　Ｆ１，であるが、ＤＦＦ．
．，ＤＦＦ．Ｆにはまだ画素情報が入力されず、リセッ
ト状態にあるため、前記の如く“″白′を意味する“０
”が出力される。

次のクロックパルスによりＤＦＦ．．，ＤＦＦ．，にセ
ットされていた画素情報はそれぞれ次段のＤＦＦ＋ｏ．
ＤＦＦＩＥに送られるとともに第２の画素一情報がＤＦ
ＦＩＡ，ＤＦＦＩ１，ＤＦＦＩＣに入力されてセットさ
れる。また、このとき同時にＤ　Ｆ　Ｆ　ＩＡ＋ＤＦＦ
ＩＤ，ＤＦＦＩＦにセ・冫トされた情報がＲＡＭ４２に
出力される。このときＤＦＦＩＡ，ＤＦＦＩＤ，ＯＦＦ
，，より出力される情報はそれぞれ第２画素情報、第１
画素情報及び“Ｏ”（ＩＪセット状態）である。

同様にして、次のクロックパルスのときに第３の画素情
報が入力され、Ｄ　Ｆ　Ｆ　１ａ，　　Ｄ　Ｆ　Ｆ　Ｉ
ｎ，　　ＤＦＦＩＦよりそれぞれ第３画素情報、第２画
素情報及び第１画素情報がＲＡＭ４４に出力される。即
ち、第１の入力情報線４１に入力された第１入力画素ラ
インの画素情報は３つのラインに展開され、かつそれぞ
れト画素分づつ遅延されてＲＡＭ４４に出力される。

以上、第１の入力情報線４ｌについて説明したが、第２
及び第３の入力情報線４２．４３についても同様な動作
が同時に行なわれる。ＲＡＭ４４に対する前記の出力は
アドレスカウンタ４５を更新しながら行なわれるため、
ＲＡＭ４４に対して同時に出力される画素情報は同一ア
ドレスとなる。従って、ＲＡＭ４４をアドレス指定によ
って読み出すと、第２図に示した如く９つの画素情報が
同時に読み出される。即ち、部分平面の画素情報が１つ
のアドレスによって読み出されることとなり、画像処理
を高速で行なうことが可能となる。

以上、実施例においては３つの入力画素ラインをそれぞ
れ１画素分づつシフトした３つの画素ラインに展開して
いるが、入力する画素ライン数及び展開画素ライン数を
変えることは容易である。

また、実施例は正方形め部分平面の画素情報を出力する
例について説明しているが、菱形その他の部分平面の画
素情報を作威することも容易に可能である。本発明はか
かる変形を除外するものではない。

〔発明の効果〕

以上説明したように、本発明によれば、入力した画像を
拡大または縮小して出力する画像処理システムにおいて
、入力画像の部分平面を構戒する複数の画素を直接アド
レスすることが可能となり、かかる画像処理システムに
おける処理速度の向上に資するところが大きい。

【図面の簡単な説明】

第１図は本発明の基本構或図、第２図は本発明の原理説
明図、第３図は本発明の実施例回路ブロック図、第４図
は従来技術の基本構或図、第５図は従来技術の動作説明
図である。 図中、 １　　−−−−−−−−−−−−−−−−−一入力画素
情報一時記憶手段２　−・一・−・・−・・一　画素情
報展開手段３　・−・一・・一一−−一−−・一・・一
画素情報記憶手段１１〜１３−・・−・一一一一−・・
入力画素ライン３１ａ〜３３ｃ　　−・・・・一展開画
素ライン３４，　３４ａ−−−・−・・−・一　画素情
報群である。

Claims (1)

1. 【特許請求の範囲】 入力した画像を拡大または縮小して出力するために入力
   画像情報を演算処理して出力画像情報を作成する画像処
   理システムにおいて、 入力画像の画素情報を一時記憶する入力画素情報一時記
   憶手段（１）と、 該入力画素情報一時記憶手段（１）より出力される１ラ
   インの画素情報を同一画素情報をもつ複数ラインの画素
   情報に展開し、かつ展開した該複数のラインをそれぞれ
   １画素分ずつシフトする如く遅延させて出力する画素情
   報展開手段（２）と、該画素情報展開手段（２）より、
   １画素分ずつシフトされた前記複数ラインの画素情報を
   複数組入力して記憶し、かつ該複数組の複数ラインの各
   々から同一時点に入力された互いに重複しない画素情報
   をもって構成される画素情報群を単位にアドレスを付与
   し、アドレス指定により該画素情報群を重み付け演算部
   に出力する画素情報記憶手段（３）を備えたことを特徴
   とする画像情報記憶方式。