JPH03171745A - ハイブリッド集積回路のマウント構造 - Google Patents

ハイブリッド集積回路のマウント構造

Info

Publication number
JPH03171745A
JPH03171745A JP1308955A JP30895589A JPH03171745A JP H03171745 A JPH03171745 A JP H03171745A JP 1308955 A JP1308955 A JP 1308955A JP 30895589 A JP30895589 A JP 30895589A JP H03171745 A JPH03171745 A JP H03171745A
Authority
JP
Japan
Prior art keywords
conductor
gold
hybrid integrated
integrated circuit
chip component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1308955A
Other languages
English (en)
Other versions
JP2830221B2 (ja
Inventor
Hayami Sugiyama
早実 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Priority to JP1308955A priority Critical patent/JP2830221B2/ja
Publication of JPH03171745A publication Critical patent/JPH03171745A/ja
Application granted granted Critical
Publication of JP2830221B2 publication Critical patent/JP2830221B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、ハイブリッド集積回路（以下、ハイブリｙ
ドＩＣと称する。）の基板上に形成された金導体にチッ
プ部品をマウントする構造に関する。
［従来の技術］ 前記のようなマウント構造として、次に示すような３つ
の構造のいずれかが従来用いられていた。
（１）第２図（イ）に示すように、チップ部品１の下部
に形戊されたリードフレーム２と、基板３上にバリア金
属４を介して形成された金導体５とが導電性接着剤６で
接着されているマウント構造で、導電性接着剤６がチッ
プ部品Ｊの基板３への固定と同時に金導体５への電気的
接続の役目を成している。
（２）第２図（口）に示すように、チップ部品１と基板
３が絶縁性接着剤７で直接接着され、チ・ｙプ部品１の
上部に形成されたリードフレーム２に金ワイヤー８の一
端のそれぞれがワイヤボンディングされ、他端のそれぞ
れが基板３」二にバリア金属４を介して形成された金導
体５にワイヤボンデイングされているマウント構造で、
絶縁性接着剤７がチップ部品１の基板３への固定の役目
を成し、金ワイヤー８がチップ部品１−の金導体５への
電気的接続の役目を成している。
（３）第２図（ハ）に示すように、チップ部品１の下部
に形成されたリードフレーム２と、基板３上にバリア金
属４を介して形或された金導体５とがハンダ９で接続さ
れているマウント構造で、ハンダ９がチップ部品１の基
板３への固定と同時に金導体５への電気的接続の役目を
成している。
〔発明が解決しようとする課題〕
しかし、前記した従来の構造はそれぞれ次に示すような
欠点を有していた。
■前記（１）の構造では、導電性接着剤６にフィラーと
呼ばれる銀などの導電性物質が添加されているため、接
着力が一般の接着剤に比べ著しく劣り、衝撃に弱くチッ
プ部品がμ板からはがれやすい。
■前記（２）の構造では、チップ部品へワイヤボンディ
ングできるリードフレームの゜材質が金などに限定され
ている。また、リードフレーム面と導体パターンに１１
以上の段差があるチ・ｙブ部品のリードフレームへのワ
イヤポンデイングモ困難で、汎用的でない。
■前記（３〉の構造では、ハンダ付け時に金がハング中
に吸収される、いわゆるハンダ食われ現象が起こり、金
導体５の一部が消失してしまい、電気的接続が極めて不
安定になる。
そこで、この発明は、チップ部品の基板への接着強度が
弾ク、汎用的で、金導体との電気的接続も安定している
ハイブリッド集積回路のマウント構造を堤供することを
目的とする。
〔課題を解決するための手段〕
前記目的を達成するために、この発明のハイブリッド集
積回路のマウント構造は、前記ハイブリッド集積回路の
基板上に所定の間隔を保ち対向して配置された金導体の
上にハンダ付け司能な導体パッドが形成され、この導体
パッドとチップ部品の問にハンダ層が設けられ、このハ
ンダ局により前記導体パッドの上にチップ部品がマウン
トされているものである。
また、前記導体パッドの材料に金を用いたときは、この
導体パッドと前記金導体の間にバリア金属を形成すると
好適である。
［実施例］ 第１図はこの考案の一実施例を示す断面図で、この図中
、第２図（ハ）と同一の符号を付したものは第２図（ハ
）と同様の構成を示す。
１０はハンダ付け可能な金を材料とした導体パ・ｙドで
、バリア層１１を介して金導体５上に形成されている。
そして、この導体バ・ｙド１０の上にＪ−ドフレーム２
がハンダって固定されている。
なお、バリア層１１の材質はバリア層４の材質と同一で
も異なってもよく、具体的にはクロム、チタン、ニッケ
ル等が適用できる。
［作用］ 以上の構成において、金導体５にパリア金［１１を介し
て形成され電気的にも接続されている導体ハッド１０の
上に、ハンダ９によりリードフレーム２を介してチップ
部品１が固定されて電気的にも接続されているので、結
果的に、チップ部品１は基板３に固定されて金導体５と
電気的に接続されている。ところで、ハンダ付け時に導
体パッド１０の金はハンダ９中に吸収されることがあっ
ても、バリア層１１の存在により金導体５の金がハンダ
９中に吸収されることはない。
なお、導体バッド１０が金の場合、使用するハングはＩ
ｎＳｎ＋　！ｎＳｂなどのハンダを用いるのが好ましい
。
また、金導体５を複数層形成させる多層ノ＼イブリッド
ＩＣの場合には、前記実施例のように導体バ，ド１０の
材料に金を用いると、この導体パッド１０と上層の導体
とを同時に形戊できるので便利であるが、この発明では
導体パ，２ド１０の材料に金を用いる必要はなく、その
材料としてはハンダ付け可能な導体であればよく、具体
的にはニッケル、銅などが適用できる。そして、導体パ
ッド１０に金を用いない場合には、この導体パッド１０
がハンダ９と金導体５の間のバリア層の役目を兼ねる場
合もあるので、この場合はバリア層】１は必要ない。
［発明の効果］ 以上説明したようにこの発明では、金導体の上に直Ｉ＆
ハンダを形戊せずに、金導体の」二にバンダイ・１け可
能な導体パッドを形成し、この導体パッドの１−にハン
ダを形或するようにし，たので、金導体の金がハング中
に吸収されることがなくなり、金導体とチップ部品との
電気的接続が１フ好になる。
ハンダ付けはチップ部品の１＆板への接符強度が強く、
汎用的であるため、チップ部晶の７１への接ｊク怖度が
強く、汎用的で、全導体との電気的接統も安定している
ハイブリッド集積回路のマウント構氾が得られるという
優れた効果が得られる。
また、導体パッドの材料に金を用いれば、多居ハイブリ
・ノドＩＣの場合、導体パッドと−１二層の導体とを同
時に形成できる。この鴫合、この導体バ，ドと金導体の
間にバリア金属を形成させておけば、ハング付けＩ１｝
に金導体がハンダ中に吸収されることはないという優れ
た効果が得られる。
【図面の簡単な説明】
第１図はこの発明の一実施例を示す側而断而図、第２図
（イ），（ロ），（ハ）は、従来のそれぞれ異なったハ
イブリッド集積回路のマウント構造を示す側面断面図で
ある。 ．チップ部品 ・ノλ板 ・金専体 ．ハンダ居 ・導体パッド ，バリア金属

Claims (2)

    【特許請求の範囲】
  1. １．ハイブリッド集積回路の基板上に所定の間隔を保ち
    対向して配置された金導体の上にハンダ付け可能な導体
    パッドが形成され、この導体パッドとチップ部品の間に
    ハンダ層が設けられ、このハンダ層により前記導体パッ
    ドの上に前記チップ部品がマウントされていることを特
    徴とするハイブリッド集積回路のマウント構造。
  2. ２．導体パッドの材料が金であり、この導体パッドと金
    導体の間にバリア金属が形成されている請求項１記載の
    ハイブリッド集積回路のマウント構造。
JP1308955A 1989-11-30 1989-11-30 ハイブリッド集積回路のマウント構造 Expired - Fee Related JP2830221B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1308955A JP2830221B2 (ja) 1989-11-30 1989-11-30 ハイブリッド集積回路のマウント構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1308955A JP2830221B2 (ja) 1989-11-30 1989-11-30 ハイブリッド集積回路のマウント構造

Publications (2)

Publication Number Publication Date
JPH03171745A true JPH03171745A (ja) 1991-07-25
JP2830221B2 JP2830221B2 (ja) 1998-12-02

Family

ID=17987259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1308955A Expired - Fee Related JP2830221B2 (ja) 1989-11-30 1989-11-30 ハイブリッド集積回路のマウント構造

Country Status (1)

Country Link
JP (1) JP2830221B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1564803A4 (en) * 2002-04-30 2008-09-03 Sumitomo Electric Industries SUB-MOUNTING AND SEMICONDUCTOR ELEMENT
US7993506B2 (en) 2007-01-16 2011-08-09 Ngk Spark Plug Co., Ltd. Gas sensor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1564803A4 (en) * 2002-04-30 2008-09-03 Sumitomo Electric Industries SUB-MOUNTING AND SEMICONDUCTOR ELEMENT
US7993506B2 (en) 2007-01-16 2011-08-09 Ngk Spark Plug Co., Ltd. Gas sensor

Also Published As

Publication number Publication date
JP2830221B2 (ja) 1998-12-02

Similar Documents

Publication Publication Date Title
JP3502776B2 (ja) バンプ付き金属箔及び回路基板及びこれを用いた半導体装置
JPS58101493A (ja) 基板
JP2982450B2 (ja) フィルムキャリア半導体装置及びその製造方法
JPH0570316B2 (ja)
JPH03171745A (ja) ハイブリッド集積回路のマウント構造
JP2651608B2 (ja) 電子部品搭載用基板
JP2784248B2 (ja) 半導体装置の製造方法
JP2974819B2 (ja) 半導体装置およびその製造方法
JP2652222B2 (ja) 電子部品搭載用基板
JP2953893B2 (ja) プリント基板ジャンパー配線方法及びジャンパー配線用射出成形プリント基板
JPH0513011Y2 (ja)
JPH0436115Y2 (ja)
JPS603189A (ja) リ−ド線の接続方法
JPS59193054A (ja) 半導体装置
JPS594061A (ja) 半導体装置
JPH0629443A (ja) 混成集積回路の製造方法
JPH03203358A (ja) 電子部品搭載用基板
JPH0521634A (ja) 半導体装置
JPH0823162A (ja) 半導体装置の回路基板への接合方法
JPH0878473A (ja) 半導体装置
JPS6167234A (ja) 混成集積回路のリ−ド線の接続方法
JPH08236928A (ja) 混成集積回路装置
JPH0752783B2 (ja) 電子部品搭載用基板
JPH0547831A (ja) Ｔａｂ式半導体装置のリードフレームへの実装構造
JPS632360A (ja) 回路部品の外部リ−ド接続方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees