JPH031717A - クランプ回路 - Google Patents
クランプ回路Info
- Publication number
- JPH031717A JPH031717A JP1136980A JP13698089A JPH031717A JP H031717 A JPH031717 A JP H031717A JP 1136980 A JP1136980 A JP 1136980A JP 13698089 A JP13698089 A JP 13698089A JP H031717 A JPH031717 A JP H031717A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- clamp
- output
- video signal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Picture Signal Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は増幅度1のオペアンプ(以下クランプアンプと
いう)を半導体スイッチ回路に使用した映像信号角のク
ランプ回路に関子るものである。
いう)を半導体スイッチ回路に使用した映像信号角のク
ランプ回路に関子るものである。
従来の技術
一般にビデオなどの映像信号を取り扱う信号処理系では
、映像信号のサグ電圧の改善や直流レベル変動分の再生
をクランプ回路にて行っており、クランプ回路は色の再
現性を左右する重要な回路の一つとなっている。
、映像信号のサグ電圧の改善や直流レベル変動分の再生
をクランプ回路にて行っており、クランプ回路は色の再
現性を左右する重要な回路の一つとなっている。
クランプ回路を構成する方法として、スイッチング回路
に増幅度1のオペアンプを用いる方法が考えられる。第
2図は増幅度1のオペアンプによって構成したクランプ
回路を示す。第2図において、11は映像信号入力端子
、12は映像信号入力端子11に接続された電圧保持用
コンデンサで、入力映像信号のペデスタル電位とクラン
プ電位との電位差を保持する。13はクランプ回路の基
準直流電圧源で、クランプアンプ14の入力端子に接続
され、クランプアンプ出力は同じクランプアンプ14の
反転入力端子に接続されている。15はクランプアンプ
14を駆動するクランプパルス入力端子、16は電圧保
持用コンデンサ12に接続された映像信号出力端子で、
クランプアンプ14の出力端が接続されている。
に増幅度1のオペアンプを用いる方法が考えられる。第
2図は増幅度1のオペアンプによって構成したクランプ
回路を示す。第2図において、11は映像信号入力端子
、12は映像信号入力端子11に接続された電圧保持用
コンデンサで、入力映像信号のペデスタル電位とクラン
プ電位との電位差を保持する。13はクランプ回路の基
準直流電圧源で、クランプアンプ14の入力端子に接続
され、クランプアンプ出力は同じクランプアンプ14の
反転入力端子に接続されている。15はクランプアンプ
14を駆動するクランプパルス入力端子、16は電圧保
持用コンデンサ12に接続された映像信号出力端子で、
クランプアンプ14の出力端が接続されている。
このように構成されたクランプ回路について、以下その
動作を説明する。まず、映像信号入力端子11に映像信
号を入力した状態でクランプ回路を駆動させるために、
映像信号に同期したクランプパルスをクランプパルス入
力端子15から入力する。
動作を説明する。まず、映像信号入力端子11に映像信
号を入力した状態でクランプ回路を駆動させるために、
映像信号に同期したクランプパルスをクランプパルス入
力端子15から入力する。
クランプパルスの入った瞬間、クランプアンプ14が動
作し、その出力電圧は基準直流電圧源13の基準電圧V
I’eFの値となる。同時にクランプパルスの入ってい
る期間は、入力映像信号のペデスタル部の電圧と基準電
圧vr□の電位差が電圧保持用コンデンサ12にチャー
ジされる。そして映像信号出力端子16からはペデスタ
ル部の電位をv18.の値に直流再生した映像信号がと
り出せる。
作し、その出力電圧は基準直流電圧源13の基準電圧V
I’eFの値となる。同時にクランプパルスの入ってい
る期間は、入力映像信号のペデスタル部の電圧と基準電
圧vr□の電位差が電圧保持用コンデンサ12にチャー
ジされる。そして映像信号出力端子16からはペデスタ
ル部の電位をv18.の値に直流再生した映像信号がと
り出せる。
発明が解決しようとする課題
しかしながら上記従来の構成ではクランプ回路のオフ期
間、クランプアンプ14内のコンプリメンタリ出力回路
のドライブトランジスタであるPチャネルトランジスタ
が完全にオフしないため、クランプアンプ14より電圧
保持用コンデンサ12に電荷が流入し、サグ電圧が発生
する。したがってクランプ回路がオンする瞬間上記電圧
保持用コンデンサ14より吸い込み電流が流れるため、
この電流と入力信号源出力インピーダンスとの電位降下
が出力映像信号のペデスタル波形に直流段差となって現
われるという問題を有していた。
間、クランプアンプ14内のコンプリメンタリ出力回路
のドライブトランジスタであるPチャネルトランジスタ
が完全にオフしないため、クランプアンプ14より電圧
保持用コンデンサ12に電荷が流入し、サグ電圧が発生
する。したがってクランプ回路がオンする瞬間上記電圧
保持用コンデンサ14より吸い込み電流が流れるため、
この電流と入力信号源出力インピーダンスとの電位降下
が出力映像信号のペデスタル波形に直流段差となって現
われるという問題を有していた。
本発明は上記従来の問題を解決するもので、クランプ回
路のオン、オフ時に映像信号出力端子に発生する直流段
差が極めて少ないクランプ回路を提供することを目的と
するものである。
路のオン、オフ時に映像信号出力端子に発生する直流段
差が極めて少ないクランプ回路を提供することを目的と
するものである。
課題を解決するための手段
上記課題を解決するために5本発明のクランプ回路は、
コンブリメンタル出力回路のドライブトランジスタのp
チャネルトランジスタを完全に遮断するために、新たに
クランプパルスによって制御されるスイッチングトラン
ジスタを、電源電圧vDDと上記pチャネルトランジス
タのゲートの間に挿入してクランプアンプを構成したも
のである。
コンブリメンタル出力回路のドライブトランジスタのp
チャネルトランジスタを完全に遮断するために、新たに
クランプパルスによって制御されるスイッチングトラン
ジスタを、電源電圧vDDと上記pチャネルトランジス
タのゲートの間に挿入してクランプアンプを構成したも
のである。
作用
上記構成により、スイッチングトランジスタはクランプ
パルスで制御され、クランプアンプの出力段のコンプリ
メンタリ出力回路のpチャネルトランジスタとnチャネ
ルトランジスタを同時オフさせることができ、クランプ
回路を、オフ期間。
パルスで制御され、クランプアンプの出力段のコンプリ
メンタリ出力回路のpチャネルトランジスタとnチャネ
ルトランジスタを同時オフさせることができ、クランプ
回路を、オフ期間。
完全遮断状態にすることができる。
実施例
以下本発明の一実施例について図面を参照しながら説明
する。
する。
第1図は本発明の一実施例におけるクランプ回路の内部
回路図を示す。第1図において、1はクランプ回路を動
作させるクランプパルス入力端子で、入力されたクラン
プパルスからバイアス回路2はクランプアンプを駆動す
るバイアス電圧を形成する。3はクランプアンプ内の差
動アンプ回路で、バイアス回路2よりバイアス電圧が入
力されるとともに基準直流電圧源4からクランプアンプ
の基準電圧Vr’etが入力される。5はクランプアン
プの出力段のコンプリメンタリ出力回路で、nチャネル
トランジスタ5aとpチャネルトランジスタ5bからな
り、nチャネルトランジスタ5aには差動アンプ回路3
のnチャネルトランジスタ3aと同様バイアス回路2の
バイアス電圧が入力され、pチャネルトランジスタ5b
には差動アンプ回路3の出力が入力されて、ドライブト
ランジスタとして動作する。6は差動アンプ回路3の出
力端とコンプリメンタリ出力回路5の出力端の間に介装
された発振防止用のコンデンサである。また、電圧保持
用コンデンサ7の一端は入力映像(i号として表わされ
ている入力映像信号源等価回路8に接続され、その他端
はコンプリメンタリ出力回路5の出力端とともに映像信
号出力端子9に接続されている。10はコンプリメンタ
リ出力回路5のpチャネルトランジスタ5bのゲートと
電源電圧vDDとの間に接続されたスイッチングトラン
ジスタで、そのゲートはクランプパルス入力端子1に接
続されてクランプパルスによって制御され、Pチャネル
トランジスタ5bの完全遮断を制御する。
回路図を示す。第1図において、1はクランプ回路を動
作させるクランプパルス入力端子で、入力されたクラン
プパルスからバイアス回路2はクランプアンプを駆動す
るバイアス電圧を形成する。3はクランプアンプ内の差
動アンプ回路で、バイアス回路2よりバイアス電圧が入
力されるとともに基準直流電圧源4からクランプアンプ
の基準電圧Vr’etが入力される。5はクランプアン
プの出力段のコンプリメンタリ出力回路で、nチャネル
トランジスタ5aとpチャネルトランジスタ5bからな
り、nチャネルトランジスタ5aには差動アンプ回路3
のnチャネルトランジスタ3aと同様バイアス回路2の
バイアス電圧が入力され、pチャネルトランジスタ5b
には差動アンプ回路3の出力が入力されて、ドライブト
ランジスタとして動作する。6は差動アンプ回路3の出
力端とコンプリメンタリ出力回路5の出力端の間に介装
された発振防止用のコンデンサである。また、電圧保持
用コンデンサ7の一端は入力映像(i号として表わされ
ている入力映像信号源等価回路8に接続され、その他端
はコンプリメンタリ出力回路5の出力端とともに映像信
号出力端子9に接続されている。10はコンプリメンタ
リ出力回路5のpチャネルトランジスタ5bのゲートと
電源電圧vDDとの間に接続されたスイッチングトラン
ジスタで、そのゲートはクランプパルス入力端子1に接
続されてクランプパルスによって制御され、Pチャネル
トランジスタ5bの完全遮断を制御する。
このように構成された本実施例のクランプ回路について
、以下その動作を説明する。まず映像信号をクランプパ
ルス入力端子1に入力した状態で。
、以下その動作を説明する。まず映像信号をクランプパ
ルス入力端子1に入力した状態で。
クランプアンプを駆動させるためにクランプパルスをバ
イアス回路2に入力する。同時にクランプパルスをスイ
ッチングトランジスタIOのゲートに入力する。
イアス回路2に入力する。同時にクランプパルスをスイ
ッチングトランジスタIOのゲートに入力する。
クランプパルスの入った期間はクランプアンプが動作し
、コンプリメンタリ出力回路5の出力電圧は差動アンプ
回路3の基準電圧VT’etの値をとる。また、このと
き、スイッチングトランジスタlOはオフしている。次
にクランプパルスがLowとなると、差動アンプ回路3
の電流源であるnチャネルトランジスタ3aがオフする
とともにコンプリメンタリ出力回路5のnチャネルトラ
ンジスタ5aがオフする。このとき、スイッチングトラ
ンジスタ10がオンするので、コンプリメンタリ出力回
路5のpチャネルトランジスタ5bのゲートは電源電圧
vDDとなり、nチャネルトランジスタ5aのオフに同
期してオフする。したがってクランプ回路オフ時は完全
遮断となり、電圧保持用コンデンサ7への電荷の流入は
起こらない。
、コンプリメンタリ出力回路5の出力電圧は差動アンプ
回路3の基準電圧VT’etの値をとる。また、このと
き、スイッチングトランジスタlOはオフしている。次
にクランプパルスがLowとなると、差動アンプ回路3
の電流源であるnチャネルトランジスタ3aがオフする
とともにコンプリメンタリ出力回路5のnチャネルトラ
ンジスタ5aがオフする。このとき、スイッチングトラ
ンジスタ10がオンするので、コンプリメンタリ出力回
路5のpチャネルトランジスタ5bのゲートは電源電圧
vDDとなり、nチャネルトランジスタ5aのオフに同
期してオフする。したがってクランプ回路オフ時は完全
遮断となり、電圧保持用コンデンサ7への電荷の流入は
起こらない。
以上のように本実施例によれば、スイッチングトランジ
スタ10をクランプアンプ内に挿入したことにより、コ
ンプリメンタリ出力回路5の同時遮断を行い、その後ク
ランプ回路がオンするまで、完全遮断状態とすることが
できる。したがってクランプ回路オン時に流れる電流は
入力信号のペデスタル電位の変動分によるものだけとな
り、サグ電圧を補償する電流は流れなくなる。それゆえ
入力映像信号源等価回路8に示される入力信号源出力イ
ンピーダンスrでの電位降下はわずかであり。
スタ10をクランプアンプ内に挿入したことにより、コ
ンプリメンタリ出力回路5の同時遮断を行い、その後ク
ランプ回路がオンするまで、完全遮断状態とすることが
できる。したがってクランプ回路オン時に流れる電流は
入力信号のペデスタル電位の変動分によるものだけとな
り、サグ電圧を補償する電流は流れなくなる。それゆえ
入力映像信号源等価回路8に示される入力信号源出力イ
ンピーダンスrでの電位降下はわずかであり。
出力映像信号のペデスタル部の直流段差を大幅に減少す
ることができる。
ることができる。
発明の効果
以上のように本発明によれば、クランプ回路のクランプ
アンプ内にスイッチングトランジスタを設けることによ
り、コンプリメンタリ出力回路のPチャネルトランジス
タをnチャネルトランジスタに同期させて完全遮断する
ことができ、これによりクランプ回路オン期間に流れる
サグ電圧補償電流が小さくなり、上記電流と入力信号源
出力インピーダンスとの電位降下も減少し、出力映像信
号のペデスタル部の直流段差が大幅に減少するという優
れた効果を得ることができる。
アンプ内にスイッチングトランジスタを設けることによ
り、コンプリメンタリ出力回路のPチャネルトランジス
タをnチャネルトランジスタに同期させて完全遮断する
ことができ、これによりクランプ回路オン期間に流れる
サグ電圧補償電流が小さくなり、上記電流と入力信号源
出力インピーダンスとの電位降下も減少し、出力映像信
号のペデスタル部の直流段差が大幅に減少するという優
れた効果を得ることができる。
第1図は本発明の一実施例の映像信号用クランプ回路の
回路図、第2図はクランプ回路に増幅度1のオペアンプ
使った場合の回路図である。 1・・・クランプパルス入力端子、2・・・バイアス回
路、3・・・差動アンプ回路、4・・・基準直流電圧源
。 5・・・コンプリメンタリ出力回路、5a・・・nチャ
ネルトランジスタ、5b・・・pチャネルトランジスタ
(ドライブトランジスタ)、7・・・電圧保持用コンデ
ンサ、9・・・映像信号出力端子、10・・・スイッチ
ングトランジスタ。 代理人 森 本 義 弘
回路図、第2図はクランプ回路に増幅度1のオペアンプ
使った場合の回路図である。 1・・・クランプパルス入力端子、2・・・バイアス回
路、3・・・差動アンプ回路、4・・・基準直流電圧源
。 5・・・コンプリメンタリ出力回路、5a・・・nチャ
ネルトランジスタ、5b・・・pチャネルトランジスタ
(ドライブトランジスタ)、7・・・電圧保持用コンデ
ンサ、9・・・映像信号出力端子、10・・・スイッチ
ングトランジスタ。 代理人 森 本 義 弘
Claims (1)
- 1、クランプアンプの出力段にコンプリメンタリトラン
ジスタ構成のコンプリメンタリ出力回路を有し、このコ
ンプリメンタリ出力回路の出力端に接続された電圧保持
用コンデンサの充放電電位をクランプ電位として出力す
るクランプ回路であって、前記コンプリメンタリ出力回
路のドライブトランジスタのゲートに、クランプパルス
によって制御されるスイッチングトランジスタを接続し
、このスイッチングトランジスタによって前記ドライブ
トランジスタの遮断を制御してコンプリメンタリ出力回
路の両極性トランジスタの遮断特性を合わせるように構
成したクランプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1136980A JPH0834414B2 (ja) | 1989-05-30 | 1989-05-30 | クランプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1136980A JPH0834414B2 (ja) | 1989-05-30 | 1989-05-30 | クランプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH031717A true JPH031717A (ja) | 1991-01-08 |
| JPH0834414B2 JPH0834414B2 (ja) | 1996-03-29 |
Family
ID=15187958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1136980A Expired - Fee Related JPH0834414B2 (ja) | 1989-05-30 | 1989-05-30 | クランプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0834414B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6783449B2 (en) | 2000-11-24 | 2004-08-31 | Tamio Inoue | Grinding tool |
| CN102545807A (zh) * | 2010-11-29 | 2012-07-04 | 三美电机株式会社 | 图像信号输出电路 |
-
1989
- 1989-05-30 JP JP1136980A patent/JPH0834414B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6783449B2 (en) | 2000-11-24 | 2004-08-31 | Tamio Inoue | Grinding tool |
| CN102545807A (zh) * | 2010-11-29 | 2012-07-04 | 三美电机株式会社 | 图像信号输出电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0834414B2 (ja) | 1996-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0171022A3 (en) | Signal delay device | |
| EP1229639B1 (en) | Elimination of noise during power supply switching in an audio amplifier circuit | |
| US20120105992A1 (en) | Method and circuitry for programmably controlling degauss write current decay in hard disk drives | |
| JPH04130770A (ja) | 半導体集積回路 | |
| JPS60106223A (ja) | ミユ−テイング機能を具えたスイッチ回路 | |
| US5994960A (en) | High speed switched op-amp for low supply voltage applications | |
| US4965471A (en) | BI-CMOS clock driver with reduced crossover current | |
| JPH031717A (ja) | クランプ回路 | |
| KR20080003207A (ko) | 전압 레귤레이터 | |
| US6049247A (en) | Low-voltage common source switched-capacitor amplifier | |
| JPH04239221A (ja) | 半導体集積回路 | |
| JPH0831194A (ja) | サンプルホールド回路 | |
| JP3370169B2 (ja) | 出力回路 | |
| JPS611117A (ja) | 定電流パルス駆動回路 | |
| US4859880A (en) | High speed CMOS differential driver | |
| JP2001258241A (ja) | 電圧反転回路 | |
| JPS6433775A (en) | Recording and reproducing switching circuit | |
| JP2780224B2 (ja) | フィードバッククランプ方式 | |
| US6566938B2 (en) | System for a constant current source | |
| US7215160B2 (en) | Switched operation amplifier | |
| JPH0223089B2 (ja) | ||
| JPS6158324A (ja) | オフセツト補償回路 | |
| JP3035413B2 (ja) | サンプル・ホールド回路 | |
| JPH01279500A (ja) | サンプル・ホールド増幅回路 | |
| JPS6121894Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |