JPH0317480Y2 - - Google Patents
Info
- Publication number
- JPH0317480Y2 JPH0317480Y2 JP1983078869U JP7886983U JPH0317480Y2 JP H0317480 Y2 JPH0317480 Y2 JP H0317480Y2 JP 1983078869 U JP1983078869 U JP 1983078869U JP 7886983 U JP7886983 U JP 7886983U JP H0317480 Y2 JPH0317480 Y2 JP H0317480Y2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- transistor
- gto
- current
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Power Conversion In General (AREA)
- Thyristor Switches And Gates (AREA)
Description
【考案の詳細な説明】
本考案、GTOにそのターンオン、ターンオフ
のためのゲート信号を供給するGTOのゲート回
路に関するものである。
のためのゲート信号を供給するGTOのゲート回
路に関するものである。
GTOは、ゲート順電流を流すとターンオンし、
逆電流を流すとターンオフする自己消弧能力を持
つスイツチング素子であり、そのスイツチング特
性はゲート電流と密接な関係がある。ゲート電流
には第１図に示すように初期には大きなピーク値
IGPとなり、その後一定値（最少点弧ゲート電流）
IGTを一定時間保持するオンゲート電流IGと、電流
上昇率の大きなオフゲート電流IGQがあり、大き
な電流とすることによつてターンオン時間、ター
ンオフ時間の短縮を図り、一定時間保持すること
によつて遅れ力率や進み力率の負荷の場合にも安
定に動作するようにしている。なお、ターンオフ
時には、ターンオフ後の再点弧を防止するために
逆バイアス電圧を印加する必要がある。
逆電流を流すとターンオフする自己消弧能力を持
つスイツチング素子であり、そのスイツチング特
性はゲート電流と密接な関係がある。ゲート電流
には第１図に示すように初期には大きなピーク値
IGPとなり、その後一定値（最少点弧ゲート電流）
IGTを一定時間保持するオンゲート電流IGと、電流
上昇率の大きなオフゲート電流IGQがあり、大き
な電流とすることによつてターンオン時間、ター
ンオフ時間の短縮を図り、一定時間保持すること
によつて遅れ力率や進み力率の負荷の場合にも安
定に動作するようにしている。なお、ターンオフ
時には、ターンオフ後の再点弧を防止するために
逆バイアス電圧を印加する必要がある。
上記のようなゲート電流、ゲート電圧を供給す
るゲート回路としては、従来は第２図に示すよう
な回路、つまりオン電源１からスイツチ２などを
介して順電流（オンゲート電流）IGをGTO３に
供給し、オフ電源４からスイツチ５などを介して
逆電流（オフゲート電流）IGQをGTO３に供給す
るような構成としている。前記スイツチ２，５と
しては、通常、トランジスタが使用されている。
るゲート回路としては、従来は第２図に示すよう
な回路、つまりオン電源１からスイツチ２などを
介して順電流（オンゲート電流）IGをGTO３に
供給し、オフ電源４からスイツチ５などを介して
逆電流（オフゲート電流）IGQをGTO３に供給す
るような構成としている。前記スイツチ２，５と
しては、通常、トランジスタが使用されている。
オンゲート電流IGは、スイツチ（トランジス
タ）５がオフ状態で、スイツチ（トランジスタ）
２がオンしたとき、オン電源１〜トランジスタ２
〜GTO３のゲート〜GTO３のカソード電極〜電
源１の経路で流れる。また、オフゲート電流IGQ
は、トランジスタ２がオフし、トランジスタ５が
オンしたとき、オフ電源４〜GTO３のカソード
電極〜GTO３のゲート電極〜トランジスタ５〜
電源４の経路で流れる。
タ）５がオフ状態で、スイツチ（トランジスタ）
２がオンしたとき、オン電源１〜トランジスタ２
〜GTO３のゲート〜GTO３のカソード電極〜電
源１の経路で流れる。また、オフゲート電流IGQ
は、トランジスタ２がオフし、トランジスタ５が
オンしたとき、オフ電源４〜GTO３のカソード
電極〜GTO３のゲート電極〜トランジスタ５〜
電源４の経路で流れる。
このようにスイツチ（トランジスタ）２，５が
交互にオン，オフすることによりオンゲート電流
IG、オフゲート電流IGQが供給され、GTO３が正
常に動作する。
交互にオン，オフすることによりオンゲート電流
IG、オフゲート電流IGQが供給され、GTO３が正
常に動作する。
しかし、第２図に示す回路においては、トラン
ジスタ２がそのキヤリア蓄積効果のために完全に
オフする前にオフ用スイツチとしてのトランジス
タ５がオンすることがある。この場合には、オン
電源１〜トランジスタ２〜トランジスタ５〜オフ
電源４〜オン電源１の経路で短絡電流が流れ、ト
ランジスタ２，５が破壊するおそれがある。
ジスタ２がそのキヤリア蓄積効果のために完全に
オフする前にオフ用スイツチとしてのトランジス
タ５がオンすることがある。この場合には、オン
電源１〜トランジスタ２〜トランジスタ５〜オフ
電源４〜オン電源１の経路で短絡電流が流れ、ト
ランジスタ２，５が破壊するおそれがある。
本考案は上記の点を考慮してなされたもので、
オンゲート電流の供給路に高速リカバリーダイオ
ードを挿設するとともに、その両端間にフオト・
カプラの発光部を接続し、このフオト・カプラの
出力をオフ用スイツチング素子の制御信号として
用いることにより、オン用スイツチング素子のオ
ン状態でのオフ用スイツチング素子のオン動作を
確実に防止できるGTOのゲート回路を提供する
ことを目的とする。
オンゲート電流の供給路に高速リカバリーダイオ
ードを挿設するとともに、その両端間にフオト・
カプラの発光部を接続し、このフオト・カプラの
出力をオフ用スイツチング素子の制御信号として
用いることにより、オン用スイツチング素子のオ
ン状態でのオフ用スイツチング素子のオン動作を
確実に防止できるGTOのゲート回路を提供する
ことを目的とする。
以下、本考案を図示の実施例に基づいて詳細に
説明する。
説明する。
第３図は本考案の一実施例を示すもので、オン
電源１からトランジスタ２を介してGTO３にオ
ンゲート電流を供給し、オフ電源４からトランジ
スタ５を介してオフゲート電流を供給する基本的
な回路構成は従来（第２図）と同様であるが、本
実施例ではオンゲート電流（順電流）の供給路、
例えばトランジスタ２とGTO３の間に１個以上
の高速リカバリーダイオード６を挿設し（複数の
場合には直列接続として）、このダイオード６の
両端間にフオト・カプラ７の発光部を接続してい
る。フオト・カプラ７の出力側にインバータ（反
転増幅器）８を接続し、その出力端に前記トラン
ジスタ５の制御信号を得ている。
電源１からトランジスタ２を介してGTO３にオ
ンゲート電流を供給し、オフ電源４からトランジ
スタ５を介してオフゲート電流を供給する基本的
な回路構成は従来（第２図）と同様であるが、本
実施例ではオンゲート電流（順電流）の供給路、
例えばトランジスタ２とGTO３の間に１個以上
の高速リカバリーダイオード６を挿設し（複数の
場合には直列接続として）、このダイオード６の
両端間にフオト・カプラ７の発光部を接続してい
る。フオト・カプラ７の出力側にインバータ（反
転増幅器）８を接続し、その出力端に前記トラン
ジスタ５の制御信号を得ている。
次に、動作について述べる。オン用トランジス
タ２が動作している状態では、ダイオード６に順
方向電圧降下が生じており、この電圧がフオト・
カプラ７に印加され、フオト・カプラ７がオン状
態にある。フオト・カプラの出力はインバータ８
で反転され、制御信号はトランジスタ非駆動レベ
ルとなつており、オフ用トランジスタ５はオフ状
態となつている。
タ２が動作している状態では、ダイオード６に順
方向電圧降下が生じており、この電圧がフオト・
カプラ７に印加され、フオト・カプラ７がオン状
態にある。フオト・カプラの出力はインバータ８
で反転され、制御信号はトランジスタ非駆動レベ
ルとなつており、オフ用トランジスタ５はオフ状
態となつている。
この状態で第４図ａのようにオン用トランジス
タ２のベース信号S1を消失させると、オンゲート
電流が急減し、トランジスタ２が完全にオフした
時点で第４図ｂのようにフオト・カプラ７の入力
電圧νが零となり、フオト・カプラ７がオフす
る。この結果、インバータ８の出力がトランジス
タ駆動レベルのものとなり、第４図ｃのようにト
ランジスタベース信号S2としてトランジスタ５に
加わり、トランジスタ５がオンする。つまりオン
用トランジスタ２のオフ後、tSを経てオフゲート
電流がGTO３に供給され、GTO３がターンオフ
となる。
タ２のベース信号S1を消失させると、オンゲート
電流が急減し、トランジスタ２が完全にオフした
時点で第４図ｂのようにフオト・カプラ７の入力
電圧νが零となり、フオト・カプラ７がオフす
る。この結果、インバータ８の出力がトランジス
タ駆動レベルのものとなり、第４図ｃのようにト
ランジスタベース信号S2としてトランジスタ５に
加わり、トランジスタ５がオンする。つまりオン
用トランジスタ２のオフ後、tSを経てオフゲート
電流がGTO３に供給され、GTO３がターンオフ
となる。
なお、上記実施例ではフオト・カプラ７の出力
側にインバータ８を設けているが、フオト・カプ
ラをバツフアとして用いるときには信号のレベル
（極性）反転のためのインバータは不要となる。
側にインバータ８を設けているが、フオト・カプ
ラをバツフアとして用いるときには信号のレベル
（極性）反転のためのインバータは不要となる。
以上のように本考案によれば、オンゲート電流
の供給路に高速リカバリーダイオードを挿設し、
その電圧降下分でフオト・カプラを駆動してオフ
用トランジスタのベース制御を行うようにしたの
で、オフ用トランジスタはオン用トランジスタが
完全にオフした後にオンするようになり、重複動
作による短絡電流の発生及びトランジスタの破壊
が確実に防止され、これによつて動作信頼性が向
上する。
の供給路に高速リカバリーダイオードを挿設し、
その電圧降下分でフオト・カプラを駆動してオフ
用トランジスタのベース制御を行うようにしたの
で、オフ用トランジスタはオン用トランジスタが
完全にオフした後にオンするようになり、重複動
作による短絡電流の発生及びトランジスタの破壊
が確実に防止され、これによつて動作信頼性が向
上する。
第１図はGTOのゲート電流の波形図、第２図
はGTOのゲート回路の従来例を示す回路図、第
３図は本考案の一実施例を示す回路図、第４図
ａ，ｂ，ｃは同実施例の動作を説明するためのタ
イムチヤートである。 １……オン電源、２……オン用スイツチ（トラ
ンジスタ）、３……GTO、４……オフ電源、５…
…オフ用スイツチ（トランジスタ）、６……高速
リカバリーダイオード、７……フオト・カプラ、
８……インバータ。
はGTOのゲート回路の従来例を示す回路図、第
３図は本考案の一実施例を示す回路図、第４図
ａ，ｂ，ｃは同実施例の動作を説明するためのタ
イムチヤートである。 １……オン電源、２……オン用スイツチ（トラ
ンジスタ）、３……GTO、４……オフ電源、５…
…オフ用スイツチ（トランジスタ）、６……高速
リカバリーダイオード、７……フオト・カプラ、
８……インバータ。
Claims (1)
- ゲートオン電源からオン用スイツチング素子を
介してオンゲート電流を、また、ゲートオフ電源
からオフ用スイツチング素子を介してオフゲート
電流をGTOに供給するゲート回路において、オ
ンゲート電流供給路に１個以上の高速リカバリー
ダイオードを挿設するとともに、このダイオード
の両端間にフオトカプラの発光部を接続し、この
フオトカプラの出力を前記オフ用スイツチング素
子の制御信号として用いるようにしたことを特徴
とするGTOのゲート回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7886983U JPS59183038U (ja) | 1983-05-25 | 1983-05-25 | Ｇｔｏのゲ−ト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7886983U JPS59183038U (ja) | 1983-05-25 | 1983-05-25 | Ｇｔｏのゲ−ト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59183038U JPS59183038U (ja) | 1984-12-06 |
| JPH0317480Y2 true JPH0317480Y2 (ja) | 1991-04-12 |
Family
ID=30208872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7886983U Granted JPS59183038U (ja) | 1983-05-25 | 1983-05-25 | Ｇｔｏのゲ−ト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59183038U (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56118591U (ja) * | 1980-02-12 | 1981-09-10 | ||
| JPS57195387U (ja) * | 1981-06-04 | 1982-12-10 | ||
| JPS57195385U (ja) * | 1981-06-08 | 1982-12-10 |
-
1983
- 1983-05-25 JP JP7886983U patent/JPS59183038U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59183038U (ja) | 1984-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1311270C (en) | Power mosfet gate driver circuit | |
| JPH03235517A (ja) | スイッチ回路 | |
| JPH0328847B2 (ja) | ||
| JPH0642179B2 (ja) | 短絡保護機能を改良した電力トランジスタ駆動回路 | |
| JPS6145896B2 (ja) | ||
| US4777386A (en) | Driver circuit for a bipolar Darlington power transistor | |
| US4603268A (en) | Totem pole output circuit with reduced current spikes | |
| JPH0317480Y2 (ja) | ||
| JPS61261920A (ja) | 導電変調型ｍｏｓｆｅｔの過電流保護回路 | |
| US4456836A (en) | Gate circuit for gate turn-off thyristor | |
| JPS6225289B2 (ja) | ||
| DE3280314D1 (de) | Abtast- und halteschaltung. | |
| JP2614290B2 (ja) | Ｇｔｏサイリスタのゲート制御装置 | |
| JP2818611B2 (ja) | 半導体リレー回路 | |
| JP3039092B2 (ja) | 短絡保護回路 | |
| JPH04588Y2 (ja) | ||
| SU1192136A1 (ru) | Переключающее устройство | |
| SU1439724A1 (ru) | Устройство управлени с защитой от короткого замыкани | |
| SU1270873A1 (ru) | Выходной каскад усилител с индуктивной нагрузкой | |
| JPH0246092Y2 (ja) | ||
| SU1051717A1 (ru) | Полупроводниковый ключ | |
| JPH0438597Y2 (ja) | ||
| JPH0159838B2 (ja) | ||
| JP2757438B2 (ja) | 光結合型リレー回路 | |
| JPS6338690Y2 (ja) |