JPH03176867A

JPH03176867A - データ記録再生装置

Info

Publication number: JPH03176867A
Application number: JP31331689A
Authority: JP
Inventors: Tetsuya Ikeda; 哲也池田; Takashi Hoshino; 隆司星野
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1989-12-04
Filing date: 1989-12-04
Publication date: 1991-07-31

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、光ディスクなどの記録媒体にディジタルデー
タの記録再生を行なうデータ記録再生装置に関する。

〔従来の技術〕

光ディスクなどにディジタルデータを記録再生する場合
、たとえばセクタ単位など、あるブロック単位のデータ
毎に誤り訂正符号（ＦＣＣ）や誤り検出符号（ＣＲＣ）
を付加し、これらデータをディジタル変調したビットパ
ターンとして記録する。

再生時には、そのビットパターンを読み取って復調し、
しかる後、ブロック単位でデータの誤り訂正や誤り検出
処理を行なっている。これにより、光ディスクなどから
信頼性が高い再生データを得ることができる。

このようなデータ記録再生装置において、記録媒体上に
欠陥があると、その部分で元のビットパターンと異なる
他の変調パターンと入れ換わり、この変調パターンが元
のディジタルデータに対すルヒットパターンとしては存
在し得ないビットパターンとなることがある。このよう
なデータ誤りは誤り制御処理部で訂正することができる
が、データ復調時に予じめデータの誤りが検出できれば
この誤り位置が判別できるので、いわゆる「消失訂正」
が可能となり、誤り訂正能力や誤り検出能力が向上する
。

このように１再生したビットパターンに誤りパターンが
あるか否かを判別し、誤り制御処理部に誤りを知らせて
誤り訂正能力や誤り検出能力を高める方法があり、この
ようなデータ記録再生装置の復調回路が特開昭６３−１
！１９４２９号公報に詳細に記載されている。

これは、８ビツトのデータを１５ビツトのデータのビッ
トパターンに変換して記録再生する４／１５変調方弐忙
よるデータ記録再生装置のデータ復調回路であって、記
録時この１５ビツトのビットパターンに”’１０１”の
パターンが含まれていなくようにし、再生したビットパ
ターンに特定の存在し得ないパターン’　１０１　”が
あると、これを検出してエラー検出信号を出力する。誤
り制御処理部は、このエラー検出信号により、誤り訂正
や誤り検出を行なう。

〔発明が解決しようとする課題〕

上記従来技術によると、たとえば光ディスクのセクタ単
位のように、ＦＣＣやＣＲＣが付加される一連のデータ
中の数ケ所の誤りについては、誤り訂正能力や誤り検出
能力が向上するが、バースト誤りのようにＥＣＣやＣＲ
Ｃが付加されるブロックのデータ全部が誤るような場合
や、交替セクタ処理などにおける領域指定誤りによる未
記録領域の読み出しや再生信号の調整の乱れなどによっ
てセクタデータ全体が誤るといったような場合には、誤
り訂正が不能となって効果がない。

また、上記の場合、誤りパターンとして検出されたビッ
トパターンをデータ復調回路で復調すると、これが別の
データに変わることになるが、このデータがたとえば１
バイトでの「０」（以下、［」で示す数値は１０進数と
する）という値のデータに変ったとすると、ＦＣＣやＣ
ＲＣ，あるいはＥＣＣとＣＲＣによって誤り訂正および
誤り検出されるデータがすべて「０」という値のとき、
ＦＣＣやＣＲＣの演算によるシンドローム結果も原理的
に値が「０」となってしまい、したがって誤りがないと
判断されることになる。これは、誤りデータである釦も
かかわらず、誤り訂正どころか誤り検出すらできなくな
り、システム上大きな問題となる。

本発明の目的は、かかる問題点を解消し、ブロック単位
全体にわたるようなデータの誤りについても、誤り検出
が確実に達成できるデータ記録再生装置を提供すること
にある。

〔課題を解決するための手段〕

上記目的を達成するために、本発明は、ブロック単位の
データに誤り訂正符号もしくは誤り検出符号を付加する
第１の手段と、予め設定された変調テーブルに従って該
第１の手段の出力データを該ブロック単位で他の符号に
該第２の手段の出力データを記録、再生する第３の手段
と、該第３の手段による再生データを該ブロック単位で該変
換テーブルに従い元の符号に逆変換して復調するととも
に、該変換テーブルにない符号の該ブロック単位の再生
データを０でない所定値のデータに逆変換する第４の手
段と、該第４の手段の出力データを該ブロック単位で付加され
ている誤り訂正符号もしくは誤り検出符号により誤り訂
正もしくは誤り検出する第５の手段、とで構成する。

〔作用〕

記録されるデータのブロック単位毎の符号パターンは、
必ず変調テーブル内の符号パターンのいずれかである。

したがって、このデータが誤りなく再生されたときには
、そのブロック単位毎忙変調テーブルに従って符号の逆
変換を行なうことにより、元のデータが復元されるし、
また、再生データのブロック単位の符号を変調テーブル
の符号と照合することにより、ブロック単位のデータが
誤っているか否かが判定できる。

ブロック単位の再生データに誤りがあると、この再生デ
ータは「０」以外の値のデータに逆変換される。これに
より、誤り制御を行なう手段では、ブロック単位のデー
タが全て誤るような場合でも、このデータが全て「０」
の値になることはないから、このブロック単位のデータ
が誤っていることを検出することが可能となる。

〔実施例〕

以下、本発明の実施例を図面により説明する。

第１図は本発明によるデータ記録再生装置の一実施例を
示す構成図であって、１は光ディスク、２はスピンドル
モータ、３はサーボ回路、４は光学ヘッド、５は同期再
生回路、６はトラッキング制御回路、７は変調回路、８
はＡ／Ｄ変換回路、９はビット検出回路、１０は復調回
路、１１は誤り制御回路、１２は外部インターフェース
制御回路、１３はデータ入出力端子である。

同図において、データ入出力端子１３ｉＣは図示しない
コンピュータなどが接続され、外部インターフェース制
御回路１２により、外部のコンピュータなどとのインタ
ーフェースが制御される。

この外部のコンピュータなどからのデータを記録する場
合には、スピンドルモータ２がサーボ回路３の制御のも
とに回転することにより、記録再生可能な光ディスク１
が所定の回転数で回転する。

外部のコンピュータなどから出力されるデータはデータ
入出力端子１６から入力され、外部インターフェース制
御回路１２に供給されて、その転送速度が光ディスク１
に記録するのに適合するように制御される。このように
外部インターフェース制御回路１２で制御されたデータ
は、誤り制御回路１１に供給されてセクタ単位でＦＣＣ
およびＣＲＣが付加され、さらに、変調回路７に供給さ
れて光デイスク１上で単位ビットパターンが所定ビット
数のパターンとなるようにビットパターン変換された後
、光学ヘッド４に供給されて光ディスク１に記録される
。

ここで、変調方式としては、４／１１変調方変調用いら
れている。これは％　１バイトのデータを１１ビツトの
ビットパターンに変換するものである。

１バイトのデータは１６進数の（００）〜（ＦＦ）（以
下、（）で示す数値は１６進数とする）の２５６通りの
ビットパターンがある。また、１１ビツトのビットパタ
ーンとしては、１１個のチャンネルビット（２°ピツト
、２１ビツト、・・、２１０ビツト）のうち４個のチャ
ンネルビットを光ディスク１でのビット（丁なわち　Ｉ
１１＃ビット）となるようにする。このような１１ビツ
トのビットパターンは、、Ｃ４＝＝５３０通りあり、こ
のうちの２５６個の異なるビットパターンを選んで上記
１バイトのデータの２５６個のビットパターンに夫々対
応させる。

以下、このように選ばれた２５６個の１１ビツトからな
るビットパターンを変調パターンといい、この変調パタ
ーンの一例を第３図に示す。但し、同図において、０〜
２５５の数値は１バイトのデータの１０進数で表わした
値であって、１バイトのデータの値とこれに対する変調
パターンとを対応させて示している。たとえば、第３図
（ａ）において、値が「０」の１バイトのデータは、変
調回路７（第１図）により、＠１００１００１００１０
’の変調パターンとなる。第３図（ａ）は値が「０」〜
［１２７Ｊの１バイトのデータに対する変調パターンを
示し、同図（ｂ）は値が（−１２８Ｊ〜「２５５」の１
バイトのデータに対する変調パターンを示している。

第１図に戻って、再生時には、サーボ回路３の制御のも
とにスピンドルモータ２が回転して光ディスク１が回転
し、光学ヘッド４によって光ディスク１から変調パター
ンによるビットパターンを表わす信号（ビットパターン
信号）が再生される。

このビットパターン信号は波形がなまってアナログ信号
状となっており、Ａ／Ｄ変換回路８で変調パターンのチ
ャンネルビット周期毎に８ビツトにティジタル化されて
ディジタル信号に変換された後、ピット検出回路９に供
給される。また、光学ヘッド４から出力されるビットパ
ターン信号は同期再生回路５にも供給され、そのチャン
ネルビット周期の同期信号が再生される。

ビット検出回路？では、同期再生回路５からの同期信号
により、入力された８ビツトのディジタルデータの値か
ら変調パターンでの“１″ビツト（丁なわち、光デイス
ク１上でのビット）を判別し、変調パターンを検出する
。この変調パターンは復調回路１０に供給され、第３図
に示した変調テーブルに従って元の１バイトのデータに
変換復調されるが、供給される変調パターンが第３図に
示した変調パターン以外（たとえば、＠１１１１０ｏｏ
ｏｏｏｏ’）のとき、１バイトの特定パターンデータが
誤り検出信号として出力される。この誤り検出データは
値「２５５」のビットパターンである。

復調回路１０の出力データは誤り制御回路１１に転送さ
れる。この談り制御回路１１では、供給されたデータが
セクタ単位にまとめられ、セクタ単位でＥＣＣによる誤
り訂正処理とＣＲＣによる誤り検出処理とがなされる。

このように処理されたデータと誤り検出処理による誤り
訂正処理で訂正できなかった誤りを表わす誤り検出信号
とは、外部インターフェース制御回路１２で転送速度が
変換された後、データ入出力端子１３から図示しないコ
ンピュータなどに転送される。

なお、再生時、トラッキング制御回路６は光ディスク１
に記録されたトラッキング制御用信号を再生してサーボ
回路３を制御し、トラッキング制御を行なう。

以上のように、この実施例では、バースト誤りや、読み
出し領域指定の誤りによって未記録領域の読み出しが行
なわれてブロック全体にわたってデータが誤るといった
場合でも、復調回路１０がこの誤りを検出して値が「０
」以外の誤り検出データを出力するので、誤り制御回路
１１では、確実な誤り検出が可能となる。

第５図は第１図におけるピット検出回路９の一実施例を
示すブロック図であって、１４．１５は入力端子、１６
はシフトレジスタ、１７〜２４はレジスタ、２５は比較
選択回路、２６は比較回路、２７はレジスタ制御回路、
２７はＯＲ回路、２９は出力端子である。

同図において、入力端子１４には、Ａ／Ｄ変換回路８（
第１図）からの並列８とットデータＡが入力される。こ
の並列８とットデータＡは、１１ビツトの変調パターン
のチャンネルビット周期で入力され、レジスタ１７〜２
０および比較回路２６に供給される。

レジスタ１７〜２０は８ビツトのレジスタであり、レジ
スタ制御回路２ブによって制御されて入力端子１４から
のデータ（以下、入力データという）Ａを記録する。比
較選択回路２５はレジスタ１７〜２０に記録されている
データのうちの最小値のデータを選択し、この選択デー
タＢと入力データＡとが比較回路２６で比較される。レ
ジスタ制御回路２７は、比較回路２６からの比較結果信
号Ｃに応じて動作し、入力データＡが選択データＢより
も大きいときには、レジスタ１７〜２０のうちのこの選
択データＢを記録しているレジスタを比較選択回路２５
からの選択判別信号りによって判別し、このレジスタを
この入力データ人で書き換え、入力データＡが選択デー
タＢよりも小さいときには、いずれのレジスタ１７〜２
０もデータの書き換えを行なわせない。これにより、１
１ビツトからなる１つのディジタル化されたビットパタ
ーン信号が入力端子１４から入力されたときＫは、この
ビットパターン信号のビット（すなわち、変調パターン
の″１＃ビット）を表わる４つのディジタル値が夫々シ
フトレジスタ１７〜２０に記録される。

一方、入力端子１５からシフトレジスタ１６に同期再生
回路５で再生された同期信号Ｅが供給される。シフトレ
ジスタ１６は１１個の出力端子を有しており、供給され
る同期信号Ｅを１１ビツトのビットパターン信号Ａのチ
ャンネルビット周期でシフトして１１個の出力端子から
順番にシフトする。したがって、シフトレジスタ１６は
チャンネルビット周期で並列１１ビツトのデータＦを出
力することになる。この出力データＦは必ず１つのチャ
ンネルビットが′１”ビットであって、しかも、出力順
に第１チヤンネルビツト、第２チヤンネルビツト、・・
・・・・の順で“１″ビツトが移っていきｔ同期信号Ｅ
が入力されると、再び第１チヤンネルビツトが１”ビッ
トとなる。

シフトレジスタ１６の出力データＦは１１ビツトのレジ
スタ２１〜２４に同時に供給される。これらレジスタ２
１〜２４もレジスタ制御回路２７によって制御される。

すなわち、いま、レジスタ制御回路２７がレジスタ１７
の書き換えを行なうとすると、これと同時に、レジスタ
２１にシフトレジスタ１６の出力データＦを記録する。

同様にして、レジスタ１８．１９または２０で書き換え
が行なわれると、これと同時に、レジスタ２２．２５ま
たは２４でシフトレジスタ１６の出力データＦが記録さ
れる。

そこで、いま、たとえばレジスタ１８にピットパターン
信号Ａの第１チヤンネルビツトのディジタル値が記録さ
れたとすると、レジスタ２１に第１チヤンネルビツトの
みが″″１＃１＃ビツト１１ビツトのデータＦが記録さ
れる。したがって、入力端子１４から入力されるビット
パターン信号Ａが”　１００１００１００１０’とする
と、たとえばレジスタ２１に’１ｏｏｏｏｏｏｏｏｏｏ
　’　　のバターレジスタ２２に０００１０００〉のデータＦが、００００”のパターンのデータＦが、レジスタ２３に０
０００００１００００”のパターンのデータＦが、レジ
スタ２４に”　０００００００００１０”　のパターン
のデータＦが夫々記録されることになる。

これらレジスタ２１〜２４に記録された夫々のデータは
、ＯＲ回路２８により、同位チャンネルビット毎に論理
和される。これにより、出力端子２９には、上記１１ビ
ツトのパターン”　１００１００１００１０”の変調パ
ターンＧが得られる。

以上のように、レジスタ１７〜２０、比較選択回路２５
、比較回路２６およびレジスタ制御回路２７により、入
力ピットパターン信号Ａのビットを表わすチャンネルビ
ットとそのタイミングが検出され、これにもとづいて、
レジスタ２１〜２４．ＯＲ回路２８によ１ハピット位置
を表わす変調パターンのビット位置検出信号が得られる
。

第２図は第１図における復調回路１０の一具体例を示す
ブロック図であって、６０は入力端子、５１はデータ変
換回路、３２は誤りパターン検出回路、６６は固定デー
タ発生回路、３４は切換回路、５５．５６は出力端子で
ある。

同図において、ビット検出回路９０１１ビツトの出力デ
ータＧは入力端子３０から入力され、データ変換回路６
１と誤りパターン検出回路５２とに供給される。データ
変換回路５１は、入力データＧのビットパターンを第３
図に示した変調テーブルでのビットパターンと比較し、
この入力データＧのビットパターンがこの変調テーブル
内にあるときには、これに対応した８ビツトのデータＨ
に変換する。また、誤りパターン検出回路６２は、４個
のチャンネルビットのみが″１＃ビットで第３図の変調
テーブルにない１１ビツトのビットパターン（以下、誤
りパターンという）と入力データＧのビットパターンと
を比較し、この入力データＧがこれら誤りパターンのい
ずれかであるとき、この入力データＧは誤りとして誤り
検出信号Ｉを出力する。なお、４個のチャンネルビット
のみが１＃である１１ビツトのビツトパターンハ４．Ｃ
４−３６０通りあり、また、第３図の変調パターンに２
８−２５６通りあるから、誤りパターンに６６０−２５
６＝７４通りある。

切換回路６４は、通常データ変換回路６１の出力データ
Ｈを選択し、出力端子６５から娯り制御回路１１（第１
図）に供給するが、誤りパターン検出回路３２が誤り検
出信号工を出力すると、これにより、固定データ発生回
路６６が出力する値が「０」でない固定値のデータ、す
なわち固定データＪを選択して誤り制御回路１１に供給
する。

この固定データＪは、たとえば先にあげた値１−２５５
ｊの８ピツトデータである。

なお、誤り検出信号Ｉは、また、出力端子６６から第１
図の誤り制御回路１１に供給される。

第３図は第１図における復調回路１０の他の具体例を示
すブロック図であって、３７は入力端子、５８はレジス
タであり、第２図に対応する部分には同一符号をつけて
重複する説明を省略する。

同図において、通常切換回路３４はデータ変換回路５１
の出力データＨな選択している。この切換回路３４の出
力データＬは、出力端子３５から誤り制御回路１１（第
１図）に供給されるとともに、レジスタ３８にも供給さ
れ、入力端子６７からの入力データＧと同一周期のクロ
ックＫによって記録される。したがって、レジスタ６８
には、常に、データ変換回路６１から現在出力されてい
るデータＨよりも１つ前に出力されたデータが記録され
ていることになる。

ここで、誤りパターン検出回路３２から誤り検出信号工
が出力されると、切換回路６４はレジスタ６８の出力デ
ータを選択し、出力端子３５を介して誤り制御回路１１
に供給するとともに、レジスタ３８にも供給する。これ
により、入力データＧに誤りがあるが、このようなデー
タが入力されている期間、最初の誤りがある入力データ
Ｇの直前の正しい入力データＧに対するデータ変換回路
３１の出力データＨが、繰り返し誤り制御回路１１に送
られることになる。

以上のように、この具体例では、第２図の具体例のよう
に誤りパターンを固定データとするのではなく、課りが
あった１１ビツトのデータＧの直前の正しい１１ビツト
のデータを復調した８ビツトのデータとする。この具体
例を用いる第１図の実施例では、記録再生されるデータ
のアプリケーションとして画像データを扱う場合などに
、赳り訂正制御回路１１（第１図）で誤り訂正できない
データが前値補正されることになり、誤りが目立たなく
なる。

第４図は第１１忙おける復調回路１０のさらに他の具体
例を示すブロック図であって、３９は誤りパターン変換
回路であり、第２図に対応する部分には同一符号をつけ
て重複する説明を省略する。

同図において、誤りパターン変換回路６９は。

入力データＧの変調パターンが第３図に示す変調テーブ
ルにないとき、誤り検出信号工を出力するとともに、こ
の誤りの変調パターンに最もハミング距離が近い第３図
の変調テーブルでの変調パターンに対する復調データＭ
（但し、この復調データは値が「０」でない）に変換す
る。切換回路６４は、談り検出信号ｌがあると、誤りパ
ターン変換回路３９の出力データＭを選択し、出力端子
３５から誤り制御回路１１（第１図）に送る。

以上のように、この具体例では、誤り変調パターンがこ
れに最も近い変調パターンに対する復調パターンに変換
されるから、誤った再生データが正しいデータに変換さ
れる確率が上がり、データの誤り訂正率が向上する。

なお、上記実施例においては、変調方式を４／１１変調
方式としたが、これ以外の変調方式であってもよいし、
また、本発明は、ＦＣＣやＣＲＣを付加したディジタル
データを変、復調するシステム全般に適用できることは
いうまでもない。

〔発明の効果〕

以上説明したように、本発明によれば、ＥＣＣやＣＲＣ
が付加されたブロック単位のデータが全体にわたって峡
っても、その誤りを確実に検出することができる。

【図面の簡単な説明】

第１図は本発明によるデータ記録再生装置の一実施例を
示す構成図、第２図〜第４図は夫々第１図における復調
回路の具体例を示すブロック図、第５図は第１図におけ
るビット検出回路の−具体例を示すブロック図、第３図
は第１図に示した実施例に用いられる変調テーブルの一
例を示す図である。１・・・光ディスク４・・・光学ヘッド７・・・変調回路８・・・Ａ／Ｄ変換回路９・・・ピット検出回路１０・・・復調回路１１・・・誤り制御回路６１・・・データ変換回路３２・・・誤りパターン検出回路３３・・・固定データ発生回路６４・・・切換回路３８・・・レジスタ３９・・・誤りパターン変換回路。６３　：１１ｏｏｏｏｏｏ１ｏ１１２７　：１０１１０００００１０第６１Ｉ￥１Ｃｂ）１つ２１１００００００１ｉｎ

Claims

【特許請求の範囲】１、ブロック単位のデータに誤り訂正符号もしくは誤り
検出符号を付加する第１の手段と、予め設定された変調テーブルに従って該第１の手段の出
力データを該ブロック単位で他の符号に変換して変調す
る第２の手段と、該第２の手段の出力データを記録、再生する第３の手段
と、該第３の手段による再生データを該ブロック単位で該変
換テーブルに従い元の符号に逆変換して復調するととも
に、該変換テーブルにない符号の該ブロック単位の再生
データを０でない所定値のデータに逆変換する第４の手
段と、該第４の手段の出力データを該ブロック単位で付
加されている誤り訂正符号もしくは誤り検出符号により
誤り訂正もしくは誤り検出する第５の手段とを有することを特徴とするデータ記録再生装置。２、請求項１において、前記第４の手段で逆変換によって得られる前記０でない
所定値のデータは、固定した値のデータであることを特
徴とするデータ記録再生装置。３、請求項１において、前記第４の手段で逆変換によって得られる前記０でない
所定値のデータは、前記変換テーブルに従って既に復調
されて得られるデータのうちで最後に逆変換して得られ
たデータと等しい値のデータであることを特徴とするデ
ータ記録再生装置。４、請求項１において前記第４の手段で逆変換によって得られる前記０でない
所定値のデータは、該データの元の再生データに前記変
換テーブル上でハミング距離の最も近い再生データが前
記変換テーブルに従って逆変換されたデータであること
を特徴とするデータ記録再生装置。