JPH03177149A - 会議通信回線確立用回路 - Google Patents
会議通信回線確立用回路Info
- Publication number
- JPH03177149A JPH03177149A JP2315733A JP31573390A JPH03177149A JP H03177149 A JPH03177149 A JP H03177149A JP 2315733 A JP2315733 A JP 2315733A JP 31573390 A JP31573390 A JP 31573390A JP H03177149 A JPH03177149 A JP H03177149A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- conference communication
- codeword
- circuit
- word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims abstract description 63
- 230000015654 memory Effects 0.000 claims abstract description 33
- 238000012360 testing method Methods 0.000 claims abstract description 28
- 230000003111 delayed effect Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- MZCHBOYMVBQHQC-UHFFFAOYSA-N n-(4-chloro-2-methylphenyl)-n'-methylmethanimidamide Chemical compound CN=CNC1=CC=C(Cl)C=C1C MZCHBOYMVBQHQC-UHFFFAOYSA-N 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 230000003936 working memory Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/42—Systems providing special services or facilities to subscribers
- H04M3/56—Arrangements for connecting several subscribers to a common circuit, i.e. affording conference facilities
- H04M3/561—Arrangements for connecting several subscribers to a common circuit, i.e. affording conference facilities by multiplexing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/22—Arrangements for supervision, monitoring or testing
- H04M3/24—Arrangements for supervision, monitoring or testing with provision for checking the normal operation
- H04M3/244—Arrangements for supervision, monitoring or testing with provision for checking the normal operation for multiplex systems
- H04M3/245—Arrangements for supervision, monitoring or testing with provision for checking the normal operation for multiplex systems for ISDN systems
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ループを形成すべくリンクした会議通信ユニ
ットを具えている会議通信回線確立用回路であって； 少なくとも１つの加算コードワードが前記ループの或る
会議通信ユニットから次の通信ユニットヘと通過し； 加算コードワードを会議通信の参加者全員の信号のサン
プル値により形成し；且つ−各会議通信ユニットが、加
算コードワードを実際のサンプル値を用いて更新すると
共に割当てられた会議通信用の会議通信信号を前記加算
コードワードにより形成するようにした会議通信回路確
立用回路に関するものである。
ットを具えている会議通信回線確立用回路であって； 少なくとも１つの加算コードワードが前記ループの或る
会議通信ユニットから次の通信ユニットヘと通過し； 加算コードワードを会議通信の参加者全員の信号のサン
プル値により形成し；且つ−各会議通信ユニットが、加
算コードワードを実際のサンプル値を用いて更新すると
共に割当てられた会議通信用の会議通信信号を前記加算
コードワードにより形成するようにした会議通信回路確
立用回路に関するものである。
（従来の技術）
上述した種類の回路は西独国特許明細書ＤＥ３９０１９
０９号（１９８９年１月２４日出願）に記載されている
。
０９号（１９８９年１月２４日出願）に記載されている
。
（発明が解決しようとする課題）
上記回路は加算コードワードがエラーなしでループを通
過するか、否かを検証するようにはなっていない。
過するか、否かを検証するようにはなっていない。
本発明の目的は加算コードワードが規則的にループを通
過するか、否かをモニタすることができ、しかも会議通
信ユニットの個々の操作シーケンスの同期をとる必要な
しに加算コードワードが予定の時間周期でループを通過
するようにした冒頭にて述べた種類の会議通信回線確立
用回路を提供することにある。
過するか、否かをモニタすることができ、しかも会議通
信ユニットの個々の操作シーケンスの同期をとる必要な
しに加算コードワードが予定の時間周期でループを通過
するようにした冒頭にて述べた種類の会議通信回線確立
用回路を提供することにある。
（課題を解決するための手段）
本発明は、ループを形成すべくリンクした会議通信ユニ
ットを具えている会議通信回線確立用回路であって； 少なくとも１つの加算コードワードが前記ループの或る
会議通信ユニットから次の通信ユニットヘと通過し； 加算コードワードを会議通信の参加者全員の信号のサン
プル値により形成し；且つ−各会議通信ユニットが、加
算コードワードを実際のサンプル値を用いて更新すると
共に割当てられた会議通信用の会議通信信号を前記加算
コードワードにより形成するようにした会議通信回路確
立用回路において、 １つ以上の会議通信ユニットの機能をプログラムプロセ
ッサに引き継がせ； インタフェース回路が、前記各プログラムプロセッサを
作動させる書込及び読取命令により会議通信信号入力及
び出力を制御し； 前記プロセッサの１つが、更新された各加算コードワー
ドを入力メモリから必要とされるワードを読取る次のプ
ロセッサの入力メモリに書込み； 各更新した加算コードをテストワードに変換し、次のプ
ロセッサの入力メモリの内容に後の瞬時にテストワード
をオーバライドさせて、前記衣のプロセッサがその入力
メモリからテストワードを読取、このメモリに前もって
含まれている加算コードワードを前記テストワードと比
較して、必要ならばアラーム信号を発生させ；連続する
プロセッサが加算コードワードを更新し、且つ加算コー
ドワードを時間的にずれた順序でテストワードと比較す
るプログラムアイテムを実行するように構成したことを
特徴とする。
ットを具えている会議通信回線確立用回路であって； 少なくとも１つの加算コードワードが前記ループの或る
会議通信ユニットから次の通信ユニットヘと通過し； 加算コードワードを会議通信の参加者全員の信号のサン
プル値により形成し；且つ−各会議通信ユニットが、加
算コードワードを実際のサンプル値を用いて更新すると
共に割当てられた会議通信用の会議通信信号を前記加算
コードワードにより形成するようにした会議通信回路確
立用回路において、 １つ以上の会議通信ユニットの機能をプログラムプロセ
ッサに引き継がせ； インタフェース回路が、前記各プログラムプロセッサを
作動させる書込及び読取命令により会議通信信号入力及
び出力を制御し； 前記プロセッサの１つが、更新された各加算コードワー
ドを入力メモリから必要とされるワードを読取る次のプ
ロセッサの入力メモリに書込み； 各更新した加算コードをテストワードに変換し、次のプ
ロセッサの入力メモリの内容に後の瞬時にテストワード
をオーバライドさせて、前記衣のプロセッサがその入力
メモリからテストワードを読取、このメモリに前もって
含まれている加算コードワードを前記テストワードと比
較して、必要ならばアラーム信号を発生させ；連続する
プロセッサが加算コードワードを更新し、且つ加算コー
ドワードを時間的にずれた順序でテストワードと比較す
るプログラムアイテムを実行するように構成したことを
特徴とする。
プロセッサとしてはフリープログラマブル又はマスクプ
ログラマブルプロセッサを用いることができる。
ログラマブルプロセッサを用いることができる。
或るプロセッサから次のプロセッサへのコードワードの
伝送を直列に行なう場合には、複数あるプロセッサのそ
れぞれの入力メモリを直−並列変換器として配置する。
伝送を直列に行なう場合には、複数あるプロセッサのそ
れぞれの入力メモリを直−並列変換器として配置する。
従って、プロセッサは加算コードワード又はテストコー
ドワードを、これらのワードがプロセッサにより処理さ
れる形態で予じめ書込むことができるため、計算時間が
節約される。このためには、全てのプロセッサに並−直
列変換器を出力メモリとして設ける必要がある。
ドワードを、これらのワードがプロセッサにより処理さ
れる形態で予じめ書込むことができるため、計算時間が
節約される。このためには、全てのプロセッサに並−直
列変換器を出力メモリとして設ける必要がある。
（実施例）
以下図面を参照して実施例につき説明するに、第１図は
会議通信回線を確立させるための本発明による回路の一
例を示す基本ブロック図であり、ループＬには入力メモ
リＥＳＩ、 ＢＳ２． ＥＳ３及びＥＳ４として各々専
用の直−並列変換器と、出力メモリＡＳＩ、 ＡＳ２．
ＡＳ３及びＡＳ４として各々専用の並−直列変換器を
有している４個のプログラマブルプロセッサＰ１． Ｐ
２． Ｐ３及びＰ４を配置する。当面のプロセッサＰ１
〜Ｐ４は統合部品として各々が２つの会議通信信号を正
確に処理するメモリＥＳ１〜ＥＳ４とＡＳｌ−ＡＳ４を
具えているタイプＤＳＰ５６００１のフリープログラマ
ブルプロセッサとする。
会議通信回線を確立させるための本発明による回路の一
例を示す基本ブロック図であり、ループＬには入力メモ
リＥＳＩ、 ＢＳ２． ＥＳ３及びＥＳ４として各々専
用の直−並列変換器と、出力メモリＡＳＩ、 ＡＳ２．
ＡＳ３及びＡＳ４として各々専用の並−直列変換器を
有している４個のプログラマブルプロセッサＰ１． Ｐ
２． Ｐ３及びＰ４を配置する。当面のプロセッサＰ１
〜Ｐ４は統合部品として各々が２つの会議通信信号を正
確に処理するメモリＥＳ１〜ＥＳ４とＡＳｌ−ＡＳ４を
具えているタイプＤＳＰ５６００１のフリープログラマ
ブルプロセッサとする。
バス系Ｂを介してプロセッサＰ１〜Ｐ４をインタフェー
ス回路、本例ではインタフェースプロセッサＰＯに接続
する。このインタフェースプロセッサＰＯはラインＬ０
を介して会議通信信号を多重信号として受信し、且つ再
びこれらの会議通信信号をランイし。を介して個々の会
議通信参加者に多重信号として伝送する。インタフェー
スプロセッサＰＯは例えば、会議通信参加者のデータを
バスＢを経て個々のプロセッサＰＩ、 Ｐ２． Ｐ３及
びＰ４に分配して、全てのプロセッサが会議通信ビット
を同時に受信するようにするデマルチプレクサとして作
用する。
ス回路、本例ではインタフェースプロセッサＰＯに接続
する。このインタフェースプロセッサＰＯはラインＬ０
を介して会議通信信号を多重信号として受信し、且つ再
びこれらの会議通信信号をランイし。を介して個々の会
議通信参加者に多重信号として伝送する。インタフェー
スプロセッサＰＯは例えば、会議通信参加者のデータを
バスＢを経て個々のプロセッサＰＩ、 Ｐ２． Ｐ３及
びＰ４に分配して、全てのプロセッサが会議通信ビット
を同時に受信するようにするデマルチプレクサとして作
用する。
本例では個々の参加者の信号をビット速度が３２ｋ ｂ
ｉｔ／ｓのＤＣＤＭコードに符号化する。会議通信信号
を線形重畳するように加算処理を可能とするために、先
ず個々のプロセッサは会議通信信号を（線形量子化）
ＰＣＭ信号にコード変換（ｔｒａｎｓｃｏｄｅ）するも
のとする。全部で８つの会議通信信号のコードワード（
この場合には１ビツトのコードワードが関連する）はプ
ロセッサＰ１． Ｐ２． Ｐ３及びＰ４の入力端子に同
時に到達する。同時に各４番目の会議通信ビットが到達
することにより全プロセッサにおける一連のサブタスク
のパーホーマンスの同期がとられる。しかし、プロセッ
サの個々の操作シーケンスは同期しない。プロセッサの
共通出発点を以後同期瞬時と称する。
ｉｔ／ｓのＤＣＤＭコードに符号化する。会議通信信号
を線形重畳するように加算処理を可能とするために、先
ず個々のプロセッサは会議通信信号を（線形量子化）
ＰＣＭ信号にコード変換（ｔｒａｎｓｃｏｄｅ）するも
のとする。全部で８つの会議通信信号のコードワード（
この場合には１ビツトのコードワードが関連する）はプ
ロセッサＰ１． Ｐ２． Ｐ３及びＰ４の入力端子に同
時に到達する。同時に各４番目の会議通信ビットが到達
することにより全プロセッサにおける一連のサブタスク
のパーホーマンスの同期がとられる。しかし、プロセッ
サの個々の操作シーケンスは同期しない。プロセッサの
共通出発点を以後同期瞬時と称する。
例えばプロセッサＰＩはＰＣＭコードワードのサンプリ
ングインターバル（１２５μｓ）内にて次のような粗構
成のサブタスクを実行するものとする。即ち、受信した
会議通信ビット（３２ｋ ｂｉｔ／ｓ）及び会議通信信
号の先行セクションを８ ｋＨｚのサンプリング速度で
線形量子化ＰＣＭコードワードにコード変換する； 全ての会議通信参加者の信号の全更新ＰＣＭコードワー
ドの和（サンプル値）から或る加算コードワードを入力
メモリＥＳＩから読取り、このＰＣＭコードワードの加
算コードワードを新規の加算コードワードに処理すると
共に、この新規の加算コードワードを入力メモリＢＳ２
に伝送する； 結線された会議通信参加者に対する会議通信信号をＤＣ
ＤＭコード（３２ｋ ｂｉｔ／Ｓ）で発生させ、且つこ
れをインタフェースプロセッサＰＯに伝送する； 入力メモリＥＳＩからのテストワードを読取り、このテ
ストワード（本例では反転加算コードワード）を関連す
る加算コードワードと比較し、新規のテストワードを形
成し、このテストワードを伝送する： 必要ならば、アラーム信号を発生させる。
ングインターバル（１２５μｓ）内にて次のような粗構
成のサブタスクを実行するものとする。即ち、受信した
会議通信ビット（３２ｋ ｂｉｔ／ｓ）及び会議通信信
号の先行セクションを８ ｋＨｚのサンプリング速度で
線形量子化ＰＣＭコードワードにコード変換する； 全ての会議通信参加者の信号の全更新ＰＣＭコードワー
ドの和（サンプル値）から或る加算コードワードを入力
メモリＥＳＩから読取り、このＰＣＭコードワードの加
算コードワードを新規の加算コードワードに処理すると
共に、この新規の加算コードワードを入力メモリＢＳ２
に伝送する； 結線された会議通信参加者に対する会議通信信号をＤＣ
ＤＭコード（３２ｋ ｂｉｔ／Ｓ）で発生させ、且つこ
れをインタフェースプロセッサＰＯに伝送する； 入力メモリＥＳＩからのテストワードを読取り、このテ
ストワード（本例では反転加算コードワード）を関連す
る加算コードワードと比較し、新規のテストワードを形
成し、このテストワードを伝送する： 必要ならば、アラーム信号を発生させる。
前述した１２５μｓ （問題設定で述べた時間）の期間
中には全ての加算ワードも完全な処理ループに通過させ
る必要がある。加算ワードを完全な処理ループに通過さ
せ得るようにするために、本発明によれば各プロセッサ
に対し、加算コードワードを入力メモリに書込み、且つ
新規の加算コードワードを読取り、それを処理して、次
のプロセッサの入力メモリに書込むまでの時間（以後こ
の時間をループ時間と称する）を１２５μｓの１／４の
時間とする。
中には全ての加算ワードも完全な処理ループに通過させ
る必要がある。加算ワードを完全な処理ループに通過さ
せ得るようにするために、本発明によれば各プロセッサ
に対し、加算コードワードを入力メモリに書込み、且つ
新規の加算コードワードを読取り、それを処理して、次
のプロセッサの入力メモリに書込むまでの時間（以後こ
の時間をループ時間と称する）を１２５μｓの１／４の
時間とする。
ループ時間は或るプロセッサから次のプロセッサに信号
を伝送する時間と、プロセッサそのものにおけるドウエ
ル時間とから或る。伝送時間（直列伝送）は長いため、
ループ時間を短くするにはドウエル時間をできるだけ短
くする。ループ時間を最大限に短くするのに、プロセッ
サモジュールの時間的順序に対して幾つかの良好な可能
性があり、これらの可能性はサブタスクをさらに精巧に
細分化する場合に見られる。
を伝送する時間と、プロセッサそのものにおけるドウエ
ル時間とから或る。伝送時間（直列伝送）は長いため、
ループ時間を短くするにはドウエル時間をできるだけ短
くする。ループ時間を最大限に短くするのに、プロセッ
サモジュールの時間的順序に対して幾つかの良好な可能
性があり、これらの可能性はサブタスクをさらに精巧に
細分化する場合に見られる。
従って、各プロセッサではプログラムモジュールを（そ
れらの内容を変更せずに）並べ換えて、先行プロセッサ
が加算コードワードの計算を順当に終了して、このワー
ドを入力メモリに既に書込み終える瞬時までは次のプロ
セッサがその入力メモリから加算コードワードを読取ら
ないようにする。換言するに、加算コードワードを処理
するサブタスクは各プロセッサにて多少遅れた瞬時に開
始させる。
れらの内容を変更せずに）並べ換えて、先行プロセッサ
が加算コードワードの計算を順当に終了して、このワー
ドを入力メモリに既に書込み終える瞬時までは次のプロ
セッサがその入力メモリから加算コードワードを読取ら
ないようにする。換言するに、加算コードワードを処理
するサブタスクは各プロセッサにて多少遅れた瞬時に開
始させる。
第２図はプロセッサＰ１〜Ｐ４のプログラムＰＰＩ〜Ｐ
Ｐ４を記号的に示したものである。各プロセッサのプロ
グラムは第２図の左側に全てのプロセッサに共通の時間
軸で示すように同期瞬時（ｔ・０）から開始して、底部
にて完了する。プロセッサのループを経て進み、且つ各
プロセッサで更新される２つの加算コードワード、即ち
先行サンプル値はプロセッサに供給される２つの会議通
信信号の現行サンプル値と置換えられる。各加算コード
ワードは全部で８人の会議通信参加者の内の各参加者が
単一会議又は２つの会議の参加者となったり、ならなか
ったりすることのできる会議通信に対応する。
Ｐ４を記号的に示したものである。各プロセッサのプロ
グラムは第２図の左側に全てのプロセッサに共通の時間
軸で示すように同期瞬時（ｔ・０）から開始して、底部
にて完了する。プロセッサのループを経て進み、且つ各
プロセッサで更新される２つの加算コードワード、即ち
先行サンプル値はプロセッサに供給される２つの会議通
信信号の現行サンプル値と置換えられる。各加算コード
ワードは全部で８人の会議通信参加者の内の各参加者が
単一会議又は２つの会議の参加者となったり、ならなか
ったりすることのできる会議通信に対応する。
加算コードワードを処理するプログラムモジュールを第
２図ではＳにて示してあり、又加算コードワードと、関
連するテストワード（反転コードワード）とを比較する
モジュールをＰにて示しである。他の全てのプログラム
モジュールはＸにて示しである。
２図ではＳにて示してあり、又加算コードワードと、関
連するテストワード（反転コードワード）とを比較する
モジュールをＰにて示しである。他の全てのプログラム
モジュールはＸにて示しである。
プロセッサＰ１のプログラムＰＰＩにおけるプログラム
モジュールＸが終了した後に、このプロセッサはプログ
ラムモジュールＳを開始し、このためにこのプロセッサ
はその入力メモリＥＳＩからの第１会議通信Ｋｌの加算
コードワードＣ８をその作業メモリに書込む。この操作
を第２図の左上隅に太い矢印にて示す。加算コードワー
ドの文字Ｃの後の数字は、会議通信参加者の信号が加算
コードワードを更新するための最後の信号であった会議
通信参加者を示す。これがため、プログラムＰＰＩの頂
部プログラムモジュールＳによって更新された加算コー
ドワードＣ８はプロセッサＰ２の入力メモリＥＳ２に加
算コードワードＣ２として書込まれる。その理由は、プ
ロセッサＰ１は２番目の会議通信参加者の信号によって
第１の会議通信に１の加算コードワードを更新する最後
のプロセッサであったからである。そのような事態に対
して、（これまで述べたような）プロセッサは２人の参
加者のデータを処理する。
モジュールＸが終了した後に、このプロセッサはプログ
ラムモジュールＳを開始し、このためにこのプロセッサ
はその入力メモリＥＳＩからの第１会議通信Ｋｌの加算
コードワードＣ８をその作業メモリに書込む。この操作
を第２図の左上隅に太い矢印にて示す。加算コードワー
ドの文字Ｃの後の数字は、会議通信参加者の信号が加算
コードワードを更新するための最後の信号であった会議
通信参加者を示す。これがため、プログラムＰＰＩの頂
部プログラムモジュールＳによって更新された加算コー
ドワードＣ８はプロセッサＰ２の入力メモリＥＳ２に加
算コードワードＣ２として書込まれる。その理由は、プ
ロセッサＰ１は２番目の会議通信参加者の信号によって
第１の会議通信に１の加算コードワードを更新する最後
のプロセッサであったからである。そのような事態に対
して、（これまで述べたような）プロセッサは２人の参
加者のデータを処理する。
ついでプロセッサＰ２は、そのプログラミングモジュー
ルの開始時にその入力メモリＥＳ２から加算コードワー
ドＣ２を読取り、これを加算ワードＣ４とし、以下同様
な処理を順次行なう。
ルの開始時にその入力メモリＥＳ２から加算コードワー
ドＣ２を読取り、これを加算ワードＣ４とし、以下同様
な処理を順次行なう。
プログラムＰＰ２のプログラムモジュールＸの同期瞬時
から、第１会議通信Ｋｌの加算コードワードＣ２のエン
トリーまでの長さは、操作が誤りなく行なわれるものと
して、プロセッサＰＩがコードワードＣ２を確実に発生
し、且つ転送し終わるように定める。このようなことは
プロセッサＰ２． Ｐ３及びＰ４の対についても云える
ことである。
から、第１会議通信Ｋｌの加算コードワードＣ２のエン
トリーまでの長さは、操作が誤りなく行なわれるものと
して、プロセッサＰＩがコードワードＣ２を確実に発生
し、且つ転送し終わるように定める。このようなことは
プロセッサＰ２． Ｐ３及びＰ４の対についても云える
ことである。
第２図の左上隅から右下隅までの全ての太線矢印の順序
は第１会議通信Ｋｌの加算コードワードがループＬを経
て進む行程を図式的にあられしている。加算コードワー
ドは、プログラムＰＰＩを再開した後にその加算コード
ワードがメモリＥＳＩから読出されるまではこのメモリ
ＥＳＩに記憶されたままとなる。
は第１会議通信Ｋｌの加算コードワードがループＬを経
て進む行程を図式的にあられしている。加算コードワー
ドは、プログラムＰＰＩを再開した後にその加算コード
ワードがメモリＥＳＩから読出されるまではこのメモリ
ＥＳＩに記憶されたままとなる。
上述したような関係では表せない経時的な距離の所で、
プログラムＰＰＩの左上隅に第２の矢印で示すようなテ
ストコードワードＷ８が会議通信にの加算コードワード
Ｃ８に追従する。このテストコードワードが一旦プロセ
ッサＰ１に書込まれると、これはそのプロセッサの内部
メモリに記憶済みのコードワードＣ８とプログラムモジ
ュールＰにより比較され、即ちテストワードＷ８は反転
され、その同一性は加算コードワードＣ８によって検証
される。
プログラムＰＰＩの左上隅に第２の矢印で示すようなテ
ストコードワードＷ８が会議通信にの加算コードワード
Ｃ８に追従する。このテストコードワードが一旦プロセ
ッサＰ１に書込まれると、これはそのプロセッサの内部
メモリに記憶済みのコードワードＣ８とプログラムモジ
ュールＰにより比較され、即ちテストワードＷ８は反転
され、その同一性は加算コードワードＣ８によって検証
される。
整合しない場合に、プロセッサＰＩはプロセッサＰＯに
アラーム信号を伝送する。次いで、プロセッサｐｔのプ
ログラムモジュールＰで会議通信ＫｌのコードワードＣ
２がビット毎に反転されて、プロセッサＰ２のメモリＢ
Ｓ２にテストワードＷ２として書込まれる。この段階で
はプロセッサＰＩにおけると同様な操作が行なわれるが
、時間的には遅れて実行される。会議通信に２の加算コ
ートワード及びテストコードワードの場合にも全ての計
算工程は会議通信に１の計算工程と同じように行われる
。
アラーム信号を伝送する。次いで、プロセッサｐｔのプ
ログラムモジュールＰで会議通信ＫｌのコードワードＣ
２がビット毎に反転されて、プロセッサＰ２のメモリＢ
Ｓ２にテストワードＷ２として書込まれる。この段階で
はプロセッサＰＩにおけると同様な操作が行なわれるが
、時間的には遅れて実行される。会議通信に２の加算コ
ートワード及びテストコードワードの場合にも全ての計
算工程は会議通信に１の計算工程と同じように行われる
。
第２図は加算コードワード及びテストコードワードを上
述したように伝送するにはプログラムを僅か２通りに変
形するだけで良いことを示している。このようにする場
合には、プロセッサループにおける順次のプロセッサの
各々に斯かるプログラムを種々変形したものをロードさ
せる必要がある。
述したように伝送するにはプログラムを僅か２通りに変
形するだけで良いことを示している。このようにする場
合には、プロセッサループにおける順次のプロセッサの
各々に斯かるプログラムを種々変形したものをロードさ
せる必要がある。
本発明による装置によれば次のようなエラー機能を検出
することができる。即ち； 加算コードワードにおけるビットエラー；加算コードワ
ードの部分的又は完全な損失；プロセッサの故障。
することができる。即ち； 加算コードワードにおけるビットエラー；加算コードワ
ードの部分的又は完全な損失；プロセッサの故障。
第１図は本発明による回路の一例を示す基本ブロック図
； 第２図は本発明による回路におけるプロセッサのプログ
ラミングの仕方を示す線図である。 Ｐ１〜Ｐ４・・・プロセッサ ＥＳ１〜ＥＳ４・・・入力メモリ ＡＳＩ−ＡＳ４・・・出力メリ ＰＯ・・・インタフェースプロセッサ Ｆｉｇ、 １ Ｆｉｇ、 ２
； 第２図は本発明による回路におけるプロセッサのプログ
ラミングの仕方を示す線図である。 Ｐ１〜Ｐ４・・・プロセッサ ＥＳ１〜ＥＳ４・・・入力メモリ ＡＳＩ−ＡＳ４・・・出力メリ ＰＯ・・・インタフェースプロセッサ Ｆｉｇ、 １ Ｆｉｇ、 ２
Claims (1)
- 【特許請求の範囲】 １、ループを形成すべくリンクした会議通信ユニットを
具えている会議通信回線確立用回路であって； −少なくとも１つの加算コードワードが前 記ループの或る会議通信ユニットから次の 通信ユニットヘと通過し； −加算コードワードを会議通信の参加者全 員の信号のサンプル値により形成し；且つ −各会議通信ユニットが、加算コードワー ドを実際のサンプル値を用いて更新すると 共に割当てられた会議通信用の会議通信信 号を前記加算コードワードにより形成する ようにした会議通信回路確立用回路におい て、 １つ以上の会議通信ユニットの機能をプ ログラムプロセッサに引き継がせ； −インタフェース回路が、前記各プログラ ムプロセッサを作動させる書込及び読取命 令により会議通信信号入力及び出力を制御 し； −前記プロセッサの１つが、更新された各 加算コードワードを入力メモリから必要と されるワードを読取る次のプロセッサの入 力メモリに書込み； −各更新した加算コードをテストワードに 変換し、次のプロセッサの入力メモリの内 容に後の瞬時にテストワードをオーバライ トさせて、前記次のプロセッサがその入力 メモリからテストワードを読取、このメモ リに前もって含まれている加算コードワー ドを前記テストワードと比較して、必要な らばアラーム信号を発生させ； −連続するプロセッサが加算コードワード を更新し、且つ加算コードワードを時間的 にずれた順序でテストワードと比較するプ ログラムアイテムを実行するように構成し たことを特徴とする会議通信回線確立用回 路。 ２、前記入力メモリ（ＥＳ１〜ＥＳ４）を直−並列変換
器とし、且つ前記プロセッサ（Ｐ１〜Ｐ４）の後の出力
メモリを並−直列変換とすることを特徴とする請求項１
に記載の回路。 ３、前記入力及び出力変換器を統合部品として具えてい
るプロセッサを用いることを特徴とする請求項２に記載
の回路。 ４、前記テストワードとしてビット毎に反転した加算コ
ードワードを用いることを特徴とする請求項１〜３のい
ずれかに記載の回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3939044A DE3939044A1 (de) | 1989-11-25 | 1989-11-25 | Schaltungsanordnung zur herstellung von konferenzverbindungen |
| DE3939044.6 | 1989-11-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03177149A true JPH03177149A (ja) | 1991-08-01 |
Family
ID=6394186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2315733A Pending JPH03177149A (ja) | 1989-11-25 | 1990-11-22 | 会議通信回線確立用回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5199029A (ja) |
| EP (1) | EP0430342B1 (ja) |
| JP (1) | JPH03177149A (ja) |
| DE (2) | DE3939044A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5465370A (en) * | 1992-01-28 | 1995-11-07 | Kabushiki Kaisha Toshiba | Electronic meeting support system |
| US5524110A (en) * | 1993-11-24 | 1996-06-04 | Intel Corporation | Conferencing over multiple transports |
| US9319634B2 (en) | 2012-07-18 | 2016-04-19 | Polycom, Inc. | Facilitating multi-party conferences, including allocating resources needed for conference while establishing connections with participants |
| CN109462753B (zh) * | 2018-11-19 | 2021-12-03 | 视联动力信息技术股份有限公司 | 一种视联网多会议测试系统和方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2848931C2 (de) * | 1978-11-08 | 1983-01-05 | Heinrich-Hertz-Institut für Nachrichtentechnik Berlin GmbH, 1000 Berlin | Schaltungsanordnung für Teilnehmerstationen |
| US4289932A (en) * | 1979-10-15 | 1981-09-15 | Reed Roger R | Conferencing communications system |
| US4288871A (en) * | 1979-11-05 | 1981-09-08 | Bell Telephone Laboratories, Incorporated | Digital loop conferencing signal correction arrangement |
| DE3264638D1 (en) * | 1981-04-03 | 1985-08-14 | Cit Alcatel | Digital connection network |
| US4504942A (en) * | 1982-04-22 | 1985-03-12 | International Telephone And Telegraph Corporation | Line switch having distributed processing |
| US4550224A (en) * | 1982-12-16 | 1985-10-29 | At&T Bell Laboratories | Method and apparatus for adding conferees to a conference |
| US4937856A (en) * | 1987-06-01 | 1990-06-26 | Natarajan T Raj | Digital voice conferencing bridge |
| US4932022A (en) * | 1987-10-07 | 1990-06-05 | Telenova, Inc. | Integrated voice and data telephone system |
| US4794591A (en) * | 1987-12-28 | 1988-12-27 | Gte Communication Systems Corporation | Digital voice switch for a multi-port conference circuit |
| DE3808515A1 (de) * | 1988-03-15 | 1989-09-28 | Philips Patentverwaltung | Vorrichtung zur ueberpruefung der konferenzbildenden funktionseinheiten einer digitalen vermittlungsanlage |
| DE3901909A1 (de) * | 1989-01-24 | 1990-07-26 | Philips Patentverwaltung | Schaltungsanordnung zur herstellung von konferenzverbindungen mit einer ringleitung |
| US5003532A (en) * | 1989-06-02 | 1991-03-26 | Fujitsu Limited | Multi-point conference system |
| US5072442A (en) * | 1990-02-28 | 1991-12-10 | Harris Corporation | Multiple clock rate teleconferencing network |
-
1989
- 1989-11-25 DE DE3939044A patent/DE3939044A1/de not_active Withdrawn
-
1990
- 1990-11-19 DE DE59009340T patent/DE59009340D1/de not_active Expired - Fee Related
- 1990-11-19 EP EP90203053A patent/EP0430342B1/de not_active Expired - Lifetime
- 1990-11-22 JP JP2315733A patent/JPH03177149A/ja active Pending
- 1990-11-26 US US07/618,275 patent/US5199029A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0430342A2 (de) | 1991-06-05 |
| DE59009340D1 (de) | 1995-08-03 |
| DE3939044A1 (de) | 1991-05-29 |
| US5199029A (en) | 1993-03-30 |
| EP0430342B1 (de) | 1995-06-28 |
| EP0430342A3 (en) | 1991-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8321612B2 (en) | Method and device for synchronizing two bus systems by transmission of a time associated trigger signal from one system to another | |
| US4942470A (en) | Real time processor for video signals | |
| US4510597A (en) | Time division switching matrix | |
| US20080307125A1 (en) | High-speed sequential sampling of i/o data for industrial control | |
| US4805166A (en) | Switch path reservation arrangement | |
| JPH03177149A (ja) | 会議通信回線確立用回路 | |
| EP0151917B1 (en) | Time slot exchange with interchange memory | |
| JP2007503132A (ja) | マルチ拡張機能を有するブロードキャスト・ルータ | |
| JPS6030143B2 (ja) | 分散制御交換機における通話路方式 | |
| EP1420258A1 (en) | Measurement control apparatus | |
| SU1515170A1 (ru) | Устройство дл св зи процессоров в вычислительной системе | |
| JPS59138147A (ja) | デ−タ伝送装置 | |
| JPS63318604A (ja) | 多重系コントロ−ラ装置 | |
| JPH01128635A (ja) | 試験方式 | |
| JPH03234138A (ja) | マトリクス・スイッチング装置 | |
| JPS61194559A (ja) | 会話処理同時利用制御装置 | |
| JPS6235744A (ja) | 試験制御方式 | |
| JPS6145370A (ja) | デ−タ処理装置におけるバツフアメモリ装置 | |
| JPH06290128A (ja) | 制御装置の通信切換システム | |
| JPH01152843A (ja) | データ伝送方式 | |
| JPH0382246A (ja) | データ処理回路 | |
| JPH0287721A (ja) | アナログ入力装置 | |
| JPS6258751A (ja) | 極性切替回路 | |
| JPH0496496A (ja) | 制御データ伝送方式 | |
| JP2002044059A (ja) | 無線通信装置における冗長化ベースバンド部 |