JPH0317714A - 基準電圧回路 - Google Patents
基準電圧回路Info
- Publication number
- JPH0317714A JPH0317714A JP15170189A JP15170189A JPH0317714A JP H0317714 A JPH0317714 A JP H0317714A JP 15170189 A JP15170189 A JP 15170189A JP 15170189 A JP15170189 A JP 15170189A JP H0317714 A JPH0317714 A JP H0317714A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- mosfet
- reference voltage
- series
- depletion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野１
本発明はＭＯＳ集積回路における基準電圧回路の構成に
関する． ［発明の概要］ 本発明はＭＯＳ集積回路において、エンハンスメントＭ
ＯＳＦＥＴを飽和接続し、デプリーションＭＯＳＦＥＴ
のゲートをソースと接続して成る定電流源と直列接続し
、あるいは上記エンハンスメンＩ−ＭＯＳＦＥＴの飽和
接続数を複数個直列接続したものと上記デプリーション
定電流源とを直列接続することによって、電源電圧変動
を受けにくく、しかも任意の整数倍出力が得られるよう
な基準電圧回路である。
関する． ［発明の概要］ 本発明はＭＯＳ集積回路において、エンハンスメントＭ
ＯＳＦＥＴを飽和接続し、デプリーションＭＯＳＦＥＴ
のゲートをソースと接続して成る定電流源と直列接続し
、あるいは上記エンハンスメンＩ−ＭＯＳＦＥＴの飽和
接続数を複数個直列接続したものと上記デプリーション
定電流源とを直列接続することによって、電源電圧変動
を受けにくく、しかも任意の整数倍出力が得られるよう
な基準電圧回路である。
［従来の技術１
従来より基準電圧回路はあった，その例を第３図、第４
図に示す。図中３ｌ、３４はＰチャネルＭＯＳＦＥＴ、
３２、３３はＮチャネルＭＯＳＦＥＴ、３５は出力端子
、４１は抵抗、４２は定電圧ダイオード、４３は出力端
子である。
図に示す。図中３ｌ、３４はＰチャネルＭＯＳＦＥＴ、
３２、３３はＮチャネルＭＯＳＦＥＴ、３５は出力端子
、４１は抵抗、４２は定電圧ダイオード、４３は出力端
子である。
第３図の例に於いては３１のＭＯＳＦＥＴと３４のＭＯ
ＳＦＥＴのゲート閾値電圧差を出力端子３５へ出力する
． 第４図の例では定電圧ダイオードの逆方向降伏電圧を出
力する． ＩＣへの組み込みを想定すると、第３図の従来例が望ま
しい．なぜなら第４図で示した定電圧ダイオードでは逆
方向降伏電圧が十分低くできないため、動作電源電圧が
低い回路へ応用できないこと及び逆方向降伏電圧を制御
することが難かしいためである． 第３図の例ではＣＭＯＳ構成という点で良好ではあるが
、素子数が多いこと、出力電圧が固定されること、素子
の動作条件を飽和領域へ保つこと等、使用に際して配慮
すべき点がかなり多い。
ＳＦＥＴのゲート閾値電圧差を出力端子３５へ出力する
． 第４図の例では定電圧ダイオードの逆方向降伏電圧を出
力する． ＩＣへの組み込みを想定すると、第３図の従来例が望ま
しい．なぜなら第４図で示した定電圧ダイオードでは逆
方向降伏電圧が十分低くできないため、動作電源電圧が
低い回路へ応用できないこと及び逆方向降伏電圧を制御
することが難かしいためである． 第３図の例ではＣＭＯＳ構成という点で良好ではあるが
、素子数が多いこと、出力電圧が固定されること、素子
の動作条件を飽和領域へ保つこと等、使用に際して配慮
すべき点がかなり多い。
従って集積化には向くが，低い電圧（特にＩＶ以下）で
動作させようとする場合，制約が大きくなり使用できな
い事がある． ［発明が解決しようとする課題］ 本発明では低い電源電圧で動作し、しがち構成素子が少
なく、必要に応じて出力電圧を変化させ得るようなＭＯ
Ｓ基準電圧回路を提供することを目的としている． 〔課題を解決するための手段〕 本発明は、 （１）第１の導電形エンハンスメントＭＯＳＦＥＴと、
第１の導電形デプリーションＭＯＳＦＥＴを直列接続し
、前記第１のエンハンスメントＭＯＳＦＥＴゲート電極
を同ＦＥＴのドレイン！極へ接続し、前記第１のデプリ
ーションＭＯＳＦＥＴのゲート電極を同ＦＥＴのソース
電極と接続し、両者の直列接続点電位を出力する． （２）前記第１の導電形エンハンスメントＭＯＳＦＥＴ
を複数個直列接続し、おのおののＦＥＴゲート電極は、
おのおののＦＥＴのドレインと接続されることにより任
意の整数倍出力を得る．ということを特徴とする． （実 施 例１ 以下具体的構成を示しながら実施例を説明する．第１図
は本発明の基本構成を示す．図中ｌは？チャネルエンハ
ンスメントＭＯ Ｓ Ｆ ＥＴ、２はＰチャネルデプリ
ーションＭＯ Ｓ Ｆ ＥＴ、３は出力端子である． 今各ＦＥＴの素子定数を次のように定める。
動作させようとする場合，制約が大きくなり使用できな
い事がある． ［発明が解決しようとする課題］ 本発明では低い電源電圧で動作し、しがち構成素子が少
なく、必要に応じて出力電圧を変化させ得るようなＭＯ
Ｓ基準電圧回路を提供することを目的としている． 〔課題を解決するための手段〕 本発明は、 （１）第１の導電形エンハンスメントＭＯＳＦＥＴと、
第１の導電形デプリーションＭＯＳＦＥＴを直列接続し
、前記第１のエンハンスメントＭＯＳＦＥＴゲート電極
を同ＦＥＴのドレイン！極へ接続し、前記第１のデプリ
ーションＭＯＳＦＥＴのゲート電極を同ＦＥＴのソース
電極と接続し、両者の直列接続点電位を出力する． （２）前記第１の導電形エンハンスメントＭＯＳＦＥＴ
を複数個直列接続し、おのおののＦＥＴゲート電極は、
おのおののＦＥＴのドレインと接続されることにより任
意の整数倍出力を得る．ということを特徴とする． （実 施 例１ 以下具体的構成を示しながら実施例を説明する．第１図
は本発明の基本構成を示す．図中ｌは？チャネルエンハ
ンスメントＭＯ Ｓ Ｆ ＥＴ、２はＰチャネルデプリ
ーションＭＯ Ｓ Ｆ ＥＴ、３は出力端子である． 今各ＦＥＴの素子定数を次のように定める。
β１、Ｖア■・・ ｌのＰチャネルＭＯＳＦＥＴ定数
β２ ＊ ＶＴＰ２・・・２のＰチャネルＭ Ｏ Ｓ
Ｆ Ｅ Ｔ定数 すると電源電圧Ｖｏｏ側を基準として，出力端子３へは
、 Ｖｏ ” ＶＴＰＩ ＋ ｒ丁ｚ ／ 『一．ｌ ’Ｊ
ｒ−ｘなる電圧が現れる． ココテβ１＝Ｂｔ ． ｌ ＶＴＰ２ ｌ ＝Ｋ−Ｉ
Ｖｙｐなる設定（Ｋはイオン打込みによるシフト電圧）
を施せば Ｖ．＝Ｋ 即ちイオン打込みによって生じるゲート閾値揉作の電圧
シフト量のみが出力されることになる。従って電源電圧
変動を持たない基４１１圧が得られる． ？２図は出力電圧を任意の整数倍とする場合の接続を示
す．図中ｌはＰチャネルエンハンスメントＭＯＳＦＥＴ
、２はＰチャネルデプリーションＭ Ｏ Ｓ Ｆ Ｅ
Ｔ、４はＮ個目のＰチャネルエンハンスメントＭＯＳＦ
ＥＴ、３は出力端子である。
Ｆ Ｅ Ｔ定数 すると電源電圧Ｖｏｏ側を基準として，出力端子３へは
、 Ｖｏ ” ＶＴＰＩ ＋ ｒ丁ｚ ／ 『一．ｌ ’Ｊ
ｒ−ｘなる電圧が現れる． ココテβ１＝Ｂｔ ． ｌ ＶＴＰ２ ｌ ＝Ｋ−Ｉ
Ｖｙｐなる設定（Ｋはイオン打込みによるシフト電圧）
を施せば Ｖ．＝Ｋ 即ちイオン打込みによって生じるゲート閾値揉作の電圧
シフト量のみが出力されることになる。従って電源電圧
変動を持たない基４１１圧が得られる． ？２図は出力電圧を任意の整数倍とする場合の接続を示
す．図中ｌはＰチャネルエンハンスメントＭＯＳＦＥＴ
、２はＰチャネルデプリーションＭ Ｏ Ｓ Ｆ Ｅ
Ｔ、４はＮ個目のＰチャネルエンハンスメントＭＯＳＦ
ＥＴ、３は出力端子である。
この場合、得られる出力電圧Ｖ。は、
Ｖｏ ” （ＶＴＰ＋ ＋”７；”’：フ７丁・ｌ Ｖ
ＴＰＩ Ｉ Ｘ Ｎ＝Ｋ−Ｎ となり、飽和接続されたＰチャネルエンハンスメントＭ
ＯＳＦＥＴの接続個数に比例した出力電圧を得る． ここで示した具体的構成は全てＰチャネル構成であるが
、そっくりＮチャネルＭＯＳＦＥＴへ置き換えればＶ■
基準の出力電圧を同様にして得られる． 〔発明の効果］ 本発明によれば、 ■１ｖ以下の電圧でも動作可能． ■電源電圧依存性がない． ■簡素な回路構成である． ■出力電圧値はイオン打込み量のみで定まる。
ＴＰＩ Ｉ Ｘ Ｎ＝Ｋ−Ｎ となり、飽和接続されたＰチャネルエンハンスメントＭ
ＯＳＦＥＴの接続個数に比例した出力電圧を得る． ここで示した具体的構成は全てＰチャネル構成であるが
、そっくりＮチャネルＭＯＳＦＥＴへ置き換えればＶ■
基準の出力電圧を同様にして得られる． 〔発明の効果］ 本発明によれば、 ■１ｖ以下の電圧でも動作可能． ■電源電圧依存性がない． ■簡素な回路構成である． ■出力電圧値はイオン打込み量のみで定まる。
■従って温度特性が小さい．
■必要に応じて任意の整数倍出力電圧を作ることち容易
である． という利点が生じる． 本発明の応用範囲は広い。Ｍｏｓ慎ｉのため、ＮＭＯＳ
プロセス、ＣＭＯＳプロセスで製造される集積回路へ同
時集積が可能である。さらにデプリーションＭＯ Ｓ
Ｆ ＥＴの電流係数を小さく設定すれば動作ｉｉ流も減
少するため、ポータブル指向の電子回路等への利用もで
きる．応用例としては電子時計の電池寿命検出用基準電
圧源、定電圧回路用基準電圧源、温度センサ回路用基準
電圧源、ＡＤ変換用基準電圧源等が挙げられる。
である． という利点が生じる． 本発明の応用範囲は広い。Ｍｏｓ慎ｉのため、ＮＭＯＳ
プロセス、ＣＭＯＳプロセスで製造される集積回路へ同
時集積が可能である。さらにデプリーションＭＯ Ｓ
Ｆ ＥＴの電流係数を小さく設定すれば動作ｉｉ流も減
少するため、ポータブル指向の電子回路等への利用もで
きる．応用例としては電子時計の電池寿命検出用基準電
圧源、定電圧回路用基準電圧源、温度センサ回路用基準
電圧源、ＡＤ変換用基準電圧源等が挙げられる。
ＭＯＳＦＥＴ
２・・・Ｐチャネルデプリーション
ＭＯＳＦＥＴ
３・・・出力端子
Claims (2)
- （１）第１の導電形エンハンスメントＭＯＳＦＥＴと、
第１の導電形デプリーションＭＯＳＦＥＴを直列接続し
、前記第１のエンハンスメントＭＯＳＦＥＴゲート電極
を同ＦＥＴドレイン電極へ接続し、前記第１のデプリー
ションＭＯＳＦＥＴのゲート電極を同ＦＥＴのソース電
極と接続し、両者の直列接続点電位を出力することを特
徴とする基準電圧回路。 - （２）前記第１の導電形エンハンスメントＭＯＳＦＥＴ
を複数個直列接続し、おのおののＦＥＴゲート電極は、
おのおののドレインと接続されることにより任意の整数
倍出力を得ることを特徴とする請求項１記載の基準電圧
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15170189A JPH0317714A (ja) | 1989-06-14 | 1989-06-14 | 基準電圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15170189A JPH0317714A (ja) | 1989-06-14 | 1989-06-14 | 基準電圧回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0317714A true JPH0317714A (ja) | 1991-01-25 |
Family
ID=15524377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15170189A Pending JPH0317714A (ja) | 1989-06-14 | 1989-06-14 | 基準電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0317714A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007205902A (ja) * | 2006-02-02 | 2007-08-16 | Epson Imaging Devices Corp | 光検知回路、電気光学装置および電子機器 |
-
1989
- 1989-06-14 JP JP15170189A patent/JPH0317714A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007205902A (ja) * | 2006-02-02 | 2007-08-16 | Epson Imaging Devices Corp | 光検知回路、電気光学装置および電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5825695A (en) | Semiconductor device for reference voltage | |
| JPH0465546B2 (ja) | ||
| JPS6435799A (en) | Semiconductor integrated circuit | |
| EP0317222B1 (en) | Voltage divider circuits | |
| KR20030065328A (ko) | 기준전압회로 및 전자기기 | |
| US6275100B1 (en) | Reference voltage generators including first and second transistors of same conductivity type and at least one switch | |
| JP3314411B2 (ja) | Ｍｏｓｆｅｔ定電流源発生回路 | |
| JPH03132115A (ja) | 半導体集積回路 | |
| JPH04269011A (ja) | レベルシフト回路 | |
| JPH0470204A (ja) | バイアス電圧発生回路及び演算増幅器 | |
| US6489827B1 (en) | Reduction of offset voltage in current mirror circuit | |
| JPH0350762A (ja) | 電流検出回路 | |
| JPS62103719A (ja) | 基準電圧発生回路 | |
| JPH06265584A (ja) | 半導体装置 | |
| SU1439558A1 (ru) | Стабилизатор посто нного напр жени | |
| JPS63217718A (ja) | 論理回路 | |
| JP2637791B2 (ja) | ブログラマブル基準電圧発生器 | |
| JPS6153804A (ja) | 基準電圧発生回路 | |
| JP2541289B2 (ja) | 出力回路 | |
| JPS6272019A (ja) | 基準電圧発生回路 | |
| JP2763531B2 (ja) | Ｍｏｓ定電圧回路 | |
| JPH0634676A (ja) | 電源電圧検知回路および該回路を有する半導体集積回路 | |
| JPS5910133B2 (ja) | 電源異常検出回路 | |
| ATE138514T1 (de) | Gleichrichterschaltung | |
| JPS5935217B2 (ja) | Ｃ−ｍｏｓ回路 |