JPH03177182A

JPH03177182A - デジタルテレビジョン受像機

Info

Publication number: JPH03177182A
Application number: JP31530489A
Authority: JP
Inventors: Toshiyuki Kurita; 俊之栗田; Nobufumi Nakagaki; 中垣　宣文; Hiroshi Sekiya; 関矢　博; Toshinori Murata; 村田　敏則; Kazuhiro Kaizaki; 一洋海崎; Takaaki Matono; 孝明的野
Original assignee: Hitachi Ltd; Hitachi Video Engineering Co Ltd
Current assignee: Hitachi Ltd; Hitachi Industry and Control Solutions Co Ltd
Priority date: 1989-12-06
Filing date: 1989-12-06
Publication date: 1991-08-01
Anticipated expiration: 2013-02-16
Also published as: JP2714193B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、ディジタルテレビジョン受像機等に係り、特
に、同期信号発生回路及び信号処理回路で用いられるク
ロックを発生するクロック発生装置に関するものである
。

〔従来の技術〕

第４図（ａ）、（ｂ）はそれぞれ従来のクロック発生装
置を示すブロック図である。

第４図（ａ）、（ｂ）において、１は映像信号入力端子
、２はラインロッククロック発生回路、３はラインロッ
ククロック、４はバーストロッククロック発生回路、５
はバーストロッククロック、９は同期信号発生回路、１
０は信号処理回路、１１は同期信号出力端子、１２は映
像信号出力端子、である。

まず、第４図（ａ）の回路について説明する。

バーストロッククロック発生回路４は、水晶発振器（図
示せず）を用いて、映像信号入力端子１より入力される
映像信号に含まれるカラーバースト信号に同期した安定
なバーストロッククロック５を発生する。ここで、入力
する映像信号は標準テレビジョン放送方式に適合してい
る信号（以下標準信号と略す、）であり、この標準信号
に含まれるカラーバースト信号の周波数（ｆｓｃ）と水
平同期信号の周波数（ｆＩ４）との関係は、５５ｆｓｃ７ｆｏ　　　　　　　　　＋＊＋＋＋＋　（１）
となっている。

次に、同期信号発生回路９は、バーストロッククロック
発生回路４からのバーストロッククロック５を入力し、
（１）式の関係を利用して同期信号を発生する。

また、信号処理回路１０は、映像信号入力端子１より入
力される映像信号とバーストロッククロック発生回路４
からのバーストロッククロック５とを入力し、（１）式
の関係を利用して映像信号に信号処理を施し、映像信号
の高画質化を行っている。なお、この様な映像信号の高
画質化を行う従来の回路例としては、例えば、特開昭６
０−１８０８５号公報が挙げられる。

次に、第４図（ｂ）の回路について説明する。

ラインロッククロック発生回路２は、映像信号入力端子
１より入力される映像信号に含まれる水平同期信号に同
期したラインロッククロック３を発生する。

次に、同期信号発生回路９は、ラインロッククロック発
生回路２からのラインロッククロック３を入力し、同期
信号を発生する。

また、信号処理回路１０は、映像信号入力端子１より入
力される映像信号とラインロッククロック発生回路２か
らのラインロッククロック３を入力し、映像信号に信号
処理を施している。

〔発明が解決しようとする課題〕

上記従来技術において、まず、第４図（ａ）の回路では
、映像信号入力端子１に入力される映像信号が標準信号
である場合には、非常に安定な同期信号が発生できると
共に、映像信号の高画質化ができる。

しかし、ＶＴＲ（ビデオテープレコーダ）等より再生さ
れた映像信号のように標準テレビジョン放送方式に対し
て厳密には規格を守っていない信号（以下、非標準信号
と略す、）、つまり（１）式の関係が保たれていない信
号に対して考慮されていないため、このような非Ｈ？！
！信号が入力された場合には、高画質化、即ち画質の改
善ができないばかりか、同期がとれないという問題があ
った。

一方、第４図（ｂ）の回路では、水平同期信号を基準と
しているため、非標準信号が入力された場合でも充分同
期をとることができ、従って、引き込み範囲の異なる種
々の機器からの映像信号に対応することが可能である。

また、画質の改善については、非標準信号が入力された
場合、上記した如く非標準信号は（１）式の関係が保た
れていないため、その関係を利用しない範囲においては
画質の改善が可能である。

しかし、標準信号が入力された場合、ａ準信号は（１）
式の関係が保たれているが、第４図（ｂ）の回路では、
ラインロッククロック発生回路２の持つ発振器（図示せ
ず）のＱの値が、第４図（、）の回路のバーストロック
クロック発生回路４の持つ水晶発振器（図示せず）のよ
うに高くなく、発生するクロックの安定度も低いため、
（１）式の関係を利用して画質の改善を行おうとすると
、その改善効果も低いものになっていた。

本発明の目的は、上記した従来技術の問題点を解決し、
信号処理回路に対しては、標準信号が入力された場合で
も非標準信号が入力された場合でも、高画質化、即ち、
画質の改善が行える様な最適なりロックを与えることが
でき、同期信号発生回路に対しては、どの様な非標準信
号が入力された場合でも、同期をとることができる様な
、また。

標準信号が入力された場合には、非常に安定な同期信号
の発生が行える様な、最適なりロックを与えることがで
きるクロック発生装置を提供することにある。

〔課題を解決するための手段〕

上記した目的を達成するために１本発明では、映像信号
に含まれるカラーバースト信号に同期したバーストロッ
ククロツタを発生する第１のクロック発生手段と、前記
映像信号に含まれる水平同期信号に同期したラインロッ
ククロックを発生する第２のクロック発生手段と、前記
映像信号が所定の規格に合った信号であるか否が（即ち
、標準信号であるか否か）を検出する検出手段と、該検
出手段による検出の結果、前記映像信号が標準信号であ
ると検出されたときには、前記ラインロッククロックを
前記バーストロッククロックに位相同期させる位相制御
手段と、前記バーストロッククロック及びラインロック
クロックを入力し、２つの該クロックのうち、前記検出
手段による検出の結果、前記映像信号が標準信号である
と検出されたときには、前記バーストロッククロックを
選択して出力し、前記映像信号が非標準信号であると検
出されたときには、前記ラインロッククロックを選択し
て出力する選択手段と、で構成し、前記ラインロックク
ロックにより同期信号発生手段を旋動し、前記選択手段
から出力されるクロックにより信号処理手段を旋動する
ようにした。

また、本発明では、上記した構成より、前記検出手段を
削除し、前記信号処理手段を前記ラインロッククロック
によって廃動するようにしても良い。

〔作用〕

本発明では、前記検出手段によって、前記映像信号が標
準信号であるか非標準信号であるかを検出し、前記映像
信号が標準信号であると検出されたときのみ、前記位相
制御手段によって前記ラインロッククロックを前記バー
ストロッククロックに位相同期させるようにしている。

そして、前記信号処理回路に対しては、非ｍｌ信号が入
力された場合にはラインロッククロックを、Ｓ準信号が
入力された場合にはバーストロッククロックまたはその
バーストロッククロックに同期したラインロッククロッ
クを、それぞれ与えているので、信号処理回路において
は、標準信号が入力された場合でも非標準信号が入力さ
れた場合でも、高画質化、即ち、画質の改善を行うこと
ができる。

また、同期信号発生回路に対しては、非標準信号が入力
された場合には本来の広い引き込み範囲を持ったライン
ロッククロックを、標準信号が入力された場合にはバー
ストロッククロックに同期したラインロッククロックを
、それぞれ与えているので、同期信号発生＠路において
は、引き込み範囲の異なる種々のＩａ器よりどの様な非
標準信号が入力された場合でも、同期をとることができ
。

また、標Ｐ！信号が入力された場合には、非常に安定な
同期信号の発生を行うことができる。

〔実施例〕

以下、本発明の第１の実施例を第１図により説明する。

第１図において、１０１は映像信号入力端子、１０２は
ラインロッククロック発生回路、１０３はラインロック
クロック、１０４はバーストロッククロック発生回路、
１０５はバーストロッククロック、１０６は標準／非標
準信号検出回路、１０８ａ、１０８ｂはそれぞれスイッ
チ、１０９は同期信号発生回路、１１０は信号処理回路
、１１１は同期信号出力端子、１１２は映像信号出力端
子、１１３は同期分Ｈ回路、１１４は１８２０分周器、
１１５は低域通過フィルタ（ＬＰＦ）、１１６はコンデ
ンサ、１１８は位相比較器、１１９は電圧制御発振器、
１２０は加算器、である。

では、本実施例の動作について説明する。

映像信号入力端子１０１より入力された映像信号は、ラ
インクロック発生回路１０２．バーストロッククロック
発生回路１０４．および標′＄／非標準信号検出回路１
０６に入力される。ラインロッククロック発生回路１０
２では、映像信号に含まれている水平同期信号を同期分
離回路１１３によって分離し、水平同期信号の周波数ｆ
、の１８２０倍の周波数を持つラインロッククロック１
０３を１位相比較器１１８．ＬＰＦ１１５．加算器１２
０．電圧制御発振器１１９．１８２０分周器１１４にて
構成されるフェーズ・ロックド・ループ（ＰＬＬ）回路
によって発生させている。

また、バーストロッククロック発生回路１０４は、映像
信号に含まれているカラーバスト信号を抜きとり、この
周波数ｆｓｃの８倍の周波数を持つバーストロッククロ
ック１０５を、水晶発ａｉ器（図示せず）を用いて発生
させている。この様に、バーストロッククロック１０５
は水晶発振器により発生されるので非常に安定なりロッ
クとなっている。

次に、同期信号発生回路１０９は、常にラインロックク
ロック１０３を入力し、このクロック１０３を分周する
ことで、入力された映像信号の水平同期信号に同期した
同期信号を得て、同期信号出力端子１１１より出力して
いる。

また、標準／非ａ１？！信号検出回路１０６では、入力
された映像信号の水平同期信号の周波数ｆ。

とカラーバースト信号の周波数ｆｓｃとの間に、前述し
た（１）式の関係があるかどうかを検出し。

関係があると検出した場合には、入力された映像信号が
ｒｓ倍信号あると判別し、関係がないと検出した場合に
は、非標準信号であると判別して。

その判別結果を検出信号として出力する。なお。

この様な標′＄／非標準信号検出回路の公知例としては
、例えば、特開昭６１−１８４０８２号公報が挙げられ
る。

次に、スイッチ１０８ａは、４１準／非標準信号検出回
路１０６からの検出信号を入力し、入力された映像信号
が非標準信号である時にはラインロッククロック側に、
また、標準信号である時にはバーストロッククロック側
に閉じ、それぞれのクロックを信号処理回路１１０に出
力する。信号処理図Ｎ１１０では、映像信号入力端子１
０１からの映像信号を入力し、スイッチ１０８ａより供
給されるクロックを用いてディジタル信号処理を行い、
高画質化を図っている。そして、信号処理された映像信
号は映像信号出力端子１１２より出力される。

次に、クロック位相制御の動作について説明する。

バーストロッククロック発生回路１０４はバーストロッ
ククロック１０５をスイッチ１０８ｂにも出力する。ス
イッチ１０８ｂはスイッチ１０８ａと同様に標準／非標
準信号検出回路からの検出信号により制御されており、
入力された映像信号がｃ４準信号である時にはスイッチ
を閉じ、非標準信号である時にはスイッチを開く、従っ
て、スイッチ１０８ｂは、標準信号である時のみ、バー
ストロッククロック１０５をラインロッククロック発生
回路１０２に供給する。

ラインロッククロック発生回路１０２は、スイッチ１０
８ｂよりバーストロッククロック１０５が供給されると
、そのバーストロッククロック１０５の位相に、出力す
るラインロッククロック１０３の位相を合わせるように
動作する。

ここで、ラインロッククロック発生回路１０２の動作に
ついてもう少し詳しく説明する。

まず、同期分離回路１１３は、映像信号入力端子１０１
より入力される映像信号に含まれる水平同期信号を分離
し、位相比較器１１８の一方の入力へ入力する＠１８２
０分周器１１４は、電圧制御発振器１１９から出力され
るラインロッククロック１０３を１８２０分周し、その
分周出力を位相比較器１１８の他方の入力へ入力する０
位相比較器１１８は、入力された水平同期信号と。

１８２０分周器１１４からの分周出力との位相を比較し
、その位相差に応じた電圧を出力する。そして、ＬＰＦ
１１５は、その位相比較器１１８の出力電圧のうち低域
成分のみを取り出し、加算器１２０の一方の入力に入力
する。１！圧制御発振器１１９は、加算器１２０より出
力される制御電圧を入力し、その制御電圧に応じた周波
数で発振し。

その発振出力をラインロッククロック１０３として出力
する。

また、コンデンサ１１６は、スイッチ１０８ｂよりバー
ストロッククロック１０５が入力されているときには、
そのバーストロッククロック１０５の直流成分を除去し
、交流成分のみを加算器１２０の他方の入力に入力し、
スイッチ１０８ｂより何も入力されていないときには、
加算器１２０に何も入力しない、加算器１２０は、コン
デンサ１１６よりバーストロッククロック１０５の交流
成分が入力されているときには、先に入力されたＬＰＦ
１１５からの出力に、そのバーストロッククロック１０
５の交流成分を加算（重畳）シ、前述した制御電圧とし
て電圧制御発振器１１９に入力する。逆に、コンデンサ
１１６より何も入力されていないときには、先に入力さ
れたＬＰＦ１１５からの出力をそのまま、前述した制御
電圧として電圧制御発振器１１９に入力する。

従って、映像信号入力端子１０１に入力された映像信号
が非標準信号であり、スイッチ１０８ｂよりコンデンサ
１１６に何も入力されないときには、電圧制御発振器１
１９の出力であるラインロッククロック１０３は水平同
期信号に同期したクロックとなる。

逆に、映像信号が標準信号であり、スイッチ１０８ｂよ
りコンデンサ１１６にバーストロッククロック１０５が
入力されたときには、ｆ！圧制御発振器１１９の出力で
あるラインロッククロック１０３はバーストロッククロ
ック１０５に位相同期したクロックとなる。なお、この
様な回路動作については、志村正道著「非線形回路理論
」　（電子回路講座３）ｐ６９−７４などを参照された
い。

次に、ラインロッククロック発生回路１０２とスイッチ
１０８ｂの具体的な構成について、第２図を用いて説明
する。

第２図において、ＳＷはスイッチ回路、Ｒ１〜ＲＩＯは
抵抗、Ｃ１−Ｃ６はコンデンサ、Ｄｌはダイオード、Ｌ
ｌはコイル、ＴＲＩ〜ＴＲ４はトランジスタ、である。

第２図に示すように、位相比較器１１８は同期分離回路
１１３からの水平同期信号を制御信号とするスイッチ回
路ＳＷで構成され、ＬＰＦ１１５は抵抗Ｒ，，Ｒ，，コ
ンデンサＣ１で構成される。

また、加算器１２０は信号線と信号線の接続点として構
成される。

さらに、スイッチ１０８ｂは、トランジスタＴＲ３，Ｔ
Ｒ４，抵抗Ｒ９〜Ｒ１１，コンデンサＣ６で構成され、
標準／非標準信号検出回路１０６からの出力がＬＩＨ”
レベルの時はトランジスタＴＲ４がオンし、トランジス
タＴＲ３のエミツタがアースにおちるので、バーストロ
ッククロック１０５がコンデンサ１１６へ伝わらない０
反対的に、標準／非標準信号検出回路１０６からの出力
が″′Ｌ″レベルの時はトランジスタＴＲ４がオフし、
トランジスタＴＲ４のコレクタがオープンになるように
動作するので、バーストロッククロック１０５がコンデ
ンサ１１６へ伝わり、その交流成分のみが加算器１２０
に入力される。

ところで、抵抗Ｒ９はバーストロッククロック１０５の
信号振幅を減衰させるためのものである。

もし、バーストロッククロック１０５の信号振幅が大き
過ぎると、ラインロッククロック発生回路１０２に位相
同期を起こさせるエネルギーも大きくなり、映像信号入
力端子１０１からの映像信号にノイズが混入して位相比
較器１１８の出力が乱れている場合にも、バーストロッ
ククロック１０５にラインロッククロック発生回路１０
２が同期してしまう、そうすると、位相比較器１１８は
、乱れた時の位相比較器１１８の出力の直流値を保持し
てしまうように働く、このことを位相比較器１１８の入
力側で考えると、映像信号入力端子１０１からの映像信
号の位相に対し、１８２０分周Ｄ１ｌ４の出力が、本来
の同期すべき位相関係とは異なる所でロックしているこ
とになる。つまり１画像が正しい水平位置に映し出され
ず、ずれた位置に映し出されることになる。

反対に、バーストロッククロック１０５の信号振幅が小
さ過ぎると、ラインロッククロック発生回路１０２に位
相同期を起こさせる。エネルギーが小さくなり、ライン
ロッククロック発生回路１０２にバーストロッククロッ
ク１０５が影響を与えることができない、したがって、
標準信号時にもラインロッククロック１０３がバースト
ロッククロック１０５に同期しないので、バーストロッ
ククロック１０５の振幅はある程度以上に大きくする必
要がある。このように、バーストロッククロック１０５
の振幅レベルを、ラインロック発生回路１０２に位相同
期を起こさせる程度以上に大きく、位相比較器１１８出
力が大きく乱れる時には位相同期が起こらないように小
さく、抵抗Ｒ９によって減衰させている。

ところで、標準／非標準信号検出回路１０６からの出力
でスイッチ１０８ｂを制御する際、標準／非標準信号検
出回路１０６からの出力を抵抗Ｒ１１、容ｆ；Ｊ、ｃ７
で構成したＬＰＦを介してからトランジスタＴＲ４のベ
ースに印加すると、ゆるやかに制御がかかり、切り換わ
りかめだたないようにすることができる。

次に１本発明の第２の実施例を第３図により説明する。

第３図において、第１図と同一の構成要素については同
一の符号を付しである。

本実施例の動作において、第上図の実施例と異なる点は
、信号処理回路１１０も同期信号発生回路１０９と同様
、常にラインロッククロック発生回路１０２からのライ
ンロッククロック１０３によって動作している点である
。

以下、その動作について説明する。

まず、映像信号入力端子１０１に入力される映像信号が
非標準信号である時には、スイッチ１０８ｂが開き、バ
ーストロッククロック発生回路１０４からのバーストロ
ッククロック１０５がコンデンサ１１６を介して加算器
１２０に伝わらず、位相同期制御は行われない。

しかし、標準信号である時には、スイッチ１０８ｂが閉
じ、バースドロツタクロック発生回路１０４からのバー
ストロッククロック１０５はスイッチ１０８ｂ、コンデ
ンサ１１６を介して加算器１２０へ伝わる。従って、第
１の実施例と同様にラインロッククロック発生回路１０
２は、バーストロッククロック１０５の位相に同期する
ように、出力するラインロッククロック１０３の位相を
あわせる。

そうすると、非標準信号時には、同期信号発生回路１０
９と、信号処理回路１１０との両方にラインロッククロ
ック１０３が供給され、一方、標準信号時には、同期信
号発生回路１０９と、信号処理回路１１０との両方に、
バースドロツタクロック１０５と実質的にジッタが少な
いという面で等価なラインロッククロック１０３が供給
されることになる。

以上説明したように、各実施例においては、映像信号入
力端子１０１より入力された映像信号が非標準信号であ
る時には、同期引き込み範囲が広く、ジッタ等に対して
追従性の良いラインロッククロック１０３を、同期信号
発生回路１０９及び信号処理回路１１０に与え、標準信
号である時には、ラインロッククロック１０３をバース
トロッククロック１０５に同期させ高安定にして、同期
信号発生回路１０９に与え、また、信号処理回路１１０
にはバーストロッククロック１０５（第１の実施例）ま
たはラインロッククロック１０３（第２の実施例）を与
えている。

従って、同期信号発生回路１０９では、どの様な非標準
信号が入力された場合でも同期をとることができ、また
、標準信号が入力された場合には、非常に安定な同期信
号の発生を行うことができる。

また、信号処理回路１１０では、標準信号が入力された
場合でも、非標準信号が入力された場合でも、高画質化
を行うことができる。

また、上記したように、第１の実施例では標準信号が入
力された場合には、同期信号発生回路１０９と信号処理
回路１１０には異なるクロックを与える事になるが、し
かし、両者のクロックは同期しているので、ビートによ
る妨害や画面揺れなどの問題は発生しない。

〔発明の効果〕

本発明では、ラインロッククロック（入力された映像信
号に含まれる水平同期信号に同期して発生されるクロッ
ク）をバーストロッククロック（前記映像信号に含まれ
るカラーバースト信号に同期して発生されるクロック）
に、前記映像信号が標準信号である時のみ同期させるよ
うにした。

そして、信号処理回路に対しては、非標準信号が入力さ
れた場合にはラインロッククロックを、標準信号が入力
された場合にはバーストロッククロックまたはそのバー
ストロッククロックに同期したラインロッククロックを
、それぞれ与えているので、信号処理回路においては、
ａ！準倍信号入力された場合でも非標準信号が入力され
た場合でも、高画質化、即ち、画質の改善を行うことが
できる。

また、同期信号発生回路に対しては、非標準信号が入力
された場合にはラインロッククロックを、標準信号が入
力された場合にはバーストロッククロックに同期したラ
インロッククロックを、それぞれ与えているので、同期
信号発生回路においては、どの様な非標準信号が入力さ
れた場合でも、同期をとることができ、また、標準信号
が入力された場合には、非常に安定な同期信号の発生を
行うことができる。

また、標準信号が入力された時において、信号処理回路
にはバーストロッククロック、同期信号発生回路にはラ
インロッククロック、と言う具合に異なるクロックを与
える場合があるが、しかし。

８ｆ！信号が入力された時には両者のクロックは同期し
ているので、ビートによる妨害や画面揺れなどの問題は
発生しない。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示すブロック図、第２
図は第１図におけるラインロッククロック発生回路１０
２とスイッチ１０８ｂの具体的な構成を示す回路図、第
３図は本発明の第２の実施例を示すブロック図、第４図
（ａ）、（ｂ）はそれぞれ従来のクロック発生装置を示
すブロック図。である。１０１・・・映像信号入力端子、１０２・・・ラインロッククロック発生回路、１０３・
・・ラインロッククロック、１０４・・・バーストロッククロック発生回路。１０５・・・バーストロッククロック。１０６・・・標準／非標準信号検出回路、１０８ａ、１
０８ｂ−スイッチ、１０９・・・同期信号発生回路、１１０・・・信号処理回路、　１１８・・・位相比較器
。１１９・・・電圧制御発振器、１２０・・・加算器、１１４・・・１８２０分周器、１１５・・・ＬＰＦ。

Claims

【特許請求の範囲】１、映像信号に含まれるカラーバースト信号に同期した
第１のクロックを発生させる第１のクロック発生手段と
、前記映像信号に含まれる水平同期信号に同期した第２
のクロックを発生させる第２のクロック発生手段と、前
記映像信号が所定の規格に合った信号であるか否かを検
出する検出手段と、該検出手段による検出の結果、前記
映像信号が前記規格に合った信号であると検出したとき
には、前記第２のクロックの位相を前記第１のクロック
の位相に位相同期させる位相制御手段と、前記第１及び
第２のクロックを入力し、前記検出手段による検出の結
果に応じて前記第１及び第２のクロックのいずれか一方
を選択して出力する選択手段と、を具備し、前記第２の
クロックにより同期信号発生手段を駆動し、前記選択手
段から出力されるクロックにより信号処理手段を駆動す
ることを特徴とするクロック発生装置。２、映像信号に含まれるカラーバースト信号に同期した
第１のクロックを発生させる第１のクロック発生手段と
、前記映像信号に含まれる水平同期信号に同期した第２
のクロックを発生させる第２のクロック発生手段と、前
記映像信号が所定の規格に合った信号であるか否かを検
出する検出手段と、該検出手段による検出の結果、前記
映像信号が前記規格に合った信号であると検出されたと
きには、前記第２のクロックの位相を前記第１のクロッ
クの位相に位相同期させる位相制御手段と、を具備し、
前記第２のクロックにより同期信号発生手段及び信号処
理手段をそれぞれ駆動することを特徴とするクロック発
生装置。３、請求項１または２に記載のクロック発生装置におい
て、前記第２のクロック発生手段は、前記映像信号に含
まれる水平同期信号と分周手段からの出力信号とを入力
し、その両者の位相を比較し、その比較の結果に応じた
信号を出力する位相比較手段と、該位相比較手段からの
出力信号の低周波成分を抽出し、制御電圧として出力す
る低域通過フィルタ手段と、該低域通過フィルタ手段か
らの制御電圧に応じた周波数で発振し、その発振出力を
前記第２のクロックとして出力する電圧制御発振手段と
、該電圧制御電圧分離手段からの前記第２のクロックを
Ｎ（但し、Ｎは自然数）分周して出力する前記分周手段
と、から成ると共に、前記位相制御手段は、前記検出手
段による検出の結果、前記映像信号が前記規格に合った
信号であると検出したときには、前記第１のクロックの
交流成分を前記低域通過フィルタ手段からの制御電圧に
加算させ、それ以外のときには加算させない加算手段か
ら成ることを特徴とするクロック発生装置。４、請求項３に記載のクロック発生装置において、前記
加算手段によって前記低域通過フィルタ手段からの制御
電圧に加算させる前記第１のクロックの交流成分は、所
定のレベルに調整した第１のクロックの交流成分である
ことを特徴とするクロック発生装置。