JPH03178112A - 複合チップ部品 - Google Patents
複合チップ部品Info
- Publication number
- JPH03178112A JPH03178112A JP1316841A JP31684189A JPH03178112A JP H03178112 A JPH03178112 A JP H03178112A JP 1316841 A JP1316841 A JP 1316841A JP 31684189 A JP31684189 A JP 31684189A JP H03178112 A JPH03178112 A JP H03178112A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor element
- internal electrodes
- composite chip
- dielectrics
- capacitors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、電子機器に用いられる積層セラミックコンデ
ンサを利用した複合チップ部品に関するものである。
ンサを利用した複合チップ部品に関するものである。
従来の技術
従来、この種の複合チップ部品は、第2図に示すような
構成であり、誘電体5と内部電極6を交互に重ね合わせ
て所定の厚みまで積層した後、厚み方向から切断処理し
て焼成したものの両端に、内部電極6と電気的に接続さ
れた外部電極7を設けた構造となっていた。その為、内
部電極6が幅方向と平行な構造となっている。
構成であり、誘電体5と内部電極6を交互に重ね合わせ
て所定の厚みまで積層した後、厚み方向から切断処理し
て焼成したものの両端に、内部電極6と電気的に接続さ
れた外部電極7を設けた構造となっていた。その為、内
部電極6が幅方向と平行な構造となっている。
発明が解決しようとする課題
このような従来の構成では、厚み方向に誘電体と内部電
極を交互に積層した後、厚み方向から切断処理して1形
状の中に複数個のコンデンサを形成するため、異なった
温度特性のコンデンサを1形状の中に形成することがで
きても、基板実装時にコンデンサ中の内部電極と基板の
ランド間に浮遊容量が発生するという問題があった。
極を交互に積層した後、厚み方向から切断処理して1形
状の中に複数個のコンデンサを形成するため、異なった
温度特性のコンデンサを1形状の中に形成することがで
きても、基板実装時にコンデンサ中の内部電極と基板の
ランド間に浮遊容量が発生するという問題があった。
本発明は、このような問題点を解決するもので、l形状
の中に複数の異なった温度特性のコンデンサを容易に形
成することができ、かつ基板実装時に浮遊容量の発生を
少なくすることができる複合チップ部品を提供すること
を目的とするものである。
の中に複数の異なった温度特性のコンデンサを容易に形
成することができ、かつ基板実装時に浮遊容量の発生を
少なくすることができる複合チップ部品を提供すること
を目的とするものである。
課題を解決するための手段
この問題点を解決するため本発明は、基板実装面に対し
垂直状態で誘電体と内部電極を交互に積層した第1コン
デンサ素子部と、この第1コンデンサ素子部の積層方向
に積層され、上記第1コンデンサ素子部と同様に誘電体
と内部電極を交互に基板実装面に対し垂直状態で積層し
た第2コンデンサ素子部とを備え、第1.第2のコンデ
ンサ素子部を異なった温度特性のコンデンサとして形成
したものである。
垂直状態で誘電体と内部電極を交互に積層した第1コン
デンサ素子部と、この第1コンデンサ素子部の積層方向
に積層され、上記第1コンデンサ素子部と同様に誘電体
と内部電極を交互に基板実装面に対し垂直状態で積層し
た第2コンデンサ素子部とを備え、第1.第2のコンデ
ンサ素子部を異なった温度特性のコンデンサとして形成
したものである。
作用
この構成により、1形状の中に複数の異なった温度特性
のコンデンサを容易に形成することが可能となり、特に
基板実装時の浮遊容量が問題となる5pF以下の仕様の
コンデンサについては、複合の自由度が大きくなる。
のコンデンサを容易に形成することが可能となり、特に
基板実装時の浮遊容量が問題となる5pF以下の仕様の
コンデンサについては、複合の自由度が大きくなる。
実施例
第1図は本発明の一実施例による複合チップ部品の斜視
図及び断面図であり、1形状の中に異なる温度特性のコ
ンデンサを2個複合した例である。第1図において、誘
電体1はCK特性、誘電体2は誘電体lとは異なる温度
特性であるUJ特性であり、それぞれ内部電極3と交互
に積層された後、厚み方向から切断処理して焼成後、外
部電極4を設けた構造となっている。ここで、誘電体l
をベースとするコンデンサ素子と誘電体2をベースとす
るコンデンサ素子とはその内部電極3が基板実装面に対
し垂直状態となるように積層されたものであり、内部電
極3と基板実装面との対向面積は極めて小さい。
図及び断面図であり、1形状の中に異なる温度特性のコ
ンデンサを2個複合した例である。第1図において、誘
電体1はCK特性、誘電体2は誘電体lとは異なる温度
特性であるUJ特性であり、それぞれ内部電極3と交互
に積層された後、厚み方向から切断処理して焼成後、外
部電極4を設けた構造となっている。ここで、誘電体l
をベースとするコンデンサ素子と誘電体2をベースとす
るコンデンサ素子とはその内部電極3が基板実装面に対
し垂直状態となるように積層されたものであり、内部電
極3と基板実装面との対向面積は極めて小さい。
又、焼成時の収縮を考慮して2種の誘電体1゜2は、焼
成時の収縮率がほぼ同じものを使用し、2種の誘電体の
接合部分のデラミネーション及び素子の変形を極力抑え
るように考慮されることが望ましい。
成時の収縮率がほぼ同じものを使用し、2種の誘電体の
接合部分のデラミネーション及び素子の変形を極力抑え
るように考慮されることが望ましい。
発明の効果
以上のように本発明によれば、基板実装面に対して垂直
状態で誘電体と内部電極を交互に積層した複数のコンデ
ンサを形成するため、異なった温度特性のコンデンサの
複合化が容易に行え、より回路の高密度が可能になり、
かつ基板に対する各コンデンサの内部電極の対向面積が
小さく基板実装時の浮遊容量の発生も少なくなるように
抑制することができる。
状態で誘電体と内部電極を交互に積層した複数のコンデ
ンサを形成するため、異なった温度特性のコンデンサの
複合化が容易に行え、より回路の高密度が可能になり、
かつ基板に対する各コンデンサの内部電極の対向面積が
小さく基板実装時の浮遊容量の発生も少なくなるように
抑制することができる。
第1図は本発明の複合チップ部品の一実施例を示し、(
a)は斜視図、(b)はAn、断面図、<c)はB線断
面図、Id)はC線断面図、第2図は従来の複合チップ
部品を示し、(a)は斜視図、 k (b)
はA線断面図、(C)はB線断面図、(d)はC線断面
図である。 1.2・・・・・・誘電体、3・・・・・・内部電極、
4・・・・・・外部電極。
a)は斜視図、(b)はAn、断面図、<c)はB線断
面図、Id)はC線断面図、第2図は従来の複合チップ
部品を示し、(a)は斜視図、 k (b)
はA線断面図、(C)はB線断面図、(d)はC線断面
図である。 1.2・・・・・・誘電体、3・・・・・・内部電極、
4・・・・・・外部電極。
Claims (1)
- 基板実装面に対し垂直な状態になるように誘電体と内
部電極が交互に積層された第1コンデンサ素子部と、こ
の第1コンデンサ素子部の積層方向に重ね合わされ、か
つ上記第1コンデンサ素子部と同様に基板実装面に対し
垂直状態となるように誘電体と内部電極が交互に積層さ
れた第2コンデンサ素子部とを備え、上記第1,第2コ
ンデンサ素子部は温度特性を異にする様に構成した複合
チップ部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1316841A JPH03178112A (ja) | 1989-12-06 | 1989-12-06 | 複合チップ部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1316841A JPH03178112A (ja) | 1989-12-06 | 1989-12-06 | 複合チップ部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03178112A true JPH03178112A (ja) | 1991-08-02 |
Family
ID=18081514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1316841A Pending JPH03178112A (ja) | 1989-12-06 | 1989-12-06 | 複合チップ部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03178112A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5583738A (en) * | 1993-03-29 | 1996-12-10 | Murata Manufacturing Co., Ltd. | Capacitor array |
| WO2006110411A1 (en) * | 2005-03-31 | 2006-10-19 | Intel Corporation | Itfc with optimized c(t) |
| US7453144B2 (en) | 2005-06-29 | 2008-11-18 | Intel Corporation | Thin film capacitors and methods of making the same |
| US7629269B2 (en) | 2005-03-31 | 2009-12-08 | Intel Corporation | High-k thin film grain size control |
| US7687366B2 (en) | 2005-06-23 | 2010-03-30 | Intel Corporation | Pre-patterned thin film capacitor and method for embedding same in a package substrate |
| US7733626B2 (en) | 2004-10-21 | 2010-06-08 | Intel Corporation | Passive device structure |
| US20150016016A1 (en) * | 2013-07-15 | 2015-01-15 | Samsung Electro-Mechanics Co., Ltd. | Array-type multilayer ceramic electronic component and mounting board therefor |
| WO2020026481A1 (ja) * | 2018-07-30 | 2020-02-06 | 株式会社村田製作所 | リーダライタ装置 |
| JP2021128969A (ja) * | 2020-02-12 | 2021-09-02 | 太陽誘電株式会社 | 積層セラミック電子部品及び回路基板 |
-
1989
- 1989-12-06 JP JP1316841A patent/JPH03178112A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5583738A (en) * | 1993-03-29 | 1996-12-10 | Murata Manufacturing Co., Ltd. | Capacitor array |
| US7733626B2 (en) | 2004-10-21 | 2010-06-08 | Intel Corporation | Passive device structure |
| US7755165B2 (en) | 2005-03-31 | 2010-07-13 | Intel Corporation | iTFC with optimized C(T) |
| WO2006110411A1 (en) * | 2005-03-31 | 2006-10-19 | Intel Corporation | Itfc with optimized c(t) |
| US7375412B1 (en) | 2005-03-31 | 2008-05-20 | Intel Corporation | iTFC with optimized C(T) |
| JP2008535274A (ja) * | 2005-03-31 | 2008-08-28 | インテル・コーポレーション | 最適化された温度特性を有する集積薄膜キャパシタ |
| DE112006000519B4 (de) * | 2005-03-31 | 2011-12-15 | Intel Corporation | Integrierter Dünnschicht-Kondensator mit optimierter Temperaturkennlinie |
| US7629269B2 (en) | 2005-03-31 | 2009-12-08 | Intel Corporation | High-k thin film grain size control |
| US7656644B2 (en) | 2005-03-31 | 2010-02-02 | Intel Corporation | iTFC with optimized C(T) |
| US7687366B2 (en) | 2005-06-23 | 2010-03-30 | Intel Corporation | Pre-patterned thin film capacitor and method for embedding same in a package substrate |
| US7453144B2 (en) | 2005-06-29 | 2008-11-18 | Intel Corporation | Thin film capacitors and methods of making the same |
| US7547957B2 (en) | 2005-06-29 | 2009-06-16 | Intel Corporation | Thin film capacitors and methods of making the same |
| US8499426B2 (en) | 2005-06-29 | 2013-08-06 | Intel Corporation | Methods of making thin film capacitors |
| US20150016016A1 (en) * | 2013-07-15 | 2015-01-15 | Samsung Electro-Mechanics Co., Ltd. | Array-type multilayer ceramic electronic component and mounting board therefor |
| WO2020026481A1 (ja) * | 2018-07-30 | 2020-02-06 | 株式会社村田製作所 | リーダライタ装置 |
| JPWO2020026481A1 (ja) * | 2018-07-30 | 2020-08-06 | 株式会社村田製作所 | リーダライタ装置及びrfidシステム |
| JP2021128969A (ja) * | 2020-02-12 | 2021-09-02 | 太陽誘電株式会社 | 積層セラミック電子部品及び回路基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5985414A (en) | Laminated electronic component | |
| JP3502988B2 (ja) | 多端子型の積層セラミック電子部品 | |
| JPH06215978A (ja) | 積層型コンデンサ | |
| JPS61248413A (ja) | 積層セラミツクコンデンサの製造方法 | |
| JPH08162368A (ja) | 複合型積層コンデンサ | |
| JPH0955335A (ja) | 積層型貫通コンデンサ | |
| JP2874695B1 (ja) | 積層型電子部品アレイ | |
| JP2784863B2 (ja) | 積層コンデンサ | |
| JPS5924535B2 (ja) | 積層複合部品 | |
| US6806626B2 (en) | Electronic component | |
| JP2000277382A (ja) | 多連型積層セラミックコンデンサ及びその製造方法 | |
| WO2005020256A1 (ja) | 積層型電子部品 | |
| JPH03151605A (ja) | ノイズ対策用ネットワーク電子部品 | |
| JP2784862B2 (ja) | 積層コンデンサ | |
| JPH0897603A (ja) | 積層型誘電体フィルタ | |
| JPH05175071A (ja) | 積層セラミックコンデンサ | |
| JP2700833B2 (ja) | セラミック複合電子部品およびその製造方法 | |
| JPH06251993A (ja) | チップ型電子部品集合体 | |
| JPS6341205B2 (ja) | ||
| JPH06224071A (ja) | 積層型コンデンサ | |
| JPH0682843U (ja) | Lc複合部品 | |
| JPS6225873Y2 (ja) | ||
| JP2629879B2 (ja) | 積層コンデンサ | |
| JP2769625B2 (ja) | 電気回路用多層印刷フィルタの製造方法 | |
| JPH0837129A (ja) | 積層電子部品の製造方法 |