JPH0837129A - 積層電子部品の製造方法 - Google Patents
積層電子部品の製造方法Info
- Publication number
- JPH0837129A JPH0837129A JP19219794A JP19219794A JPH0837129A JP H0837129 A JPH0837129 A JP H0837129A JP 19219794 A JP19219794 A JP 19219794A JP 19219794 A JP19219794 A JP 19219794A JP H0837129 A JPH0837129 A JP H0837129A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electronic component
- laminated
- internal
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 238000000034 method Methods 0.000 claims description 6
- 238000010030 laminating Methods 0.000 claims description 4
- 239000003985 ceramic capacitor Substances 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 8
- 239000000919 ceramic Substances 0.000 description 5
- 238000010304 firing Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【目的】 １種類の電極パターンが付与された電極シー
トを用いて３端子型の積層電子部品を効率よく製造する
ことを可能にする。 【構成】 第１の内部電極となる第１の電極パターン１
１が所定の間隔をおいて略平行に複数配設されていると
ともに、第１の電極パターン１１をはさんで互に対向す
る位置に、第２の内部電極となる第２の電極パターン１
２が複数配設され、かつ、第２の電極パターン１２の第
１の電極パターン１１と直交する方向の長さＬが、第１
の電極パターン１１をはさんで対向する２つの第２の電
極パターン１２の間隔（ギャップ）Ｇと略同一である誘
電体シート１３を形成し、この誘電体シート１３を、第
１及び第２の電極パターン１１，１２が、個々の電子部
品素子において第１及び第２の内部電極を構成するよう
な所定の位置関係になるように複数枚積層して積層ブロ
ックを形成し、これを所定の位置で切断することによ
り、個々の電子部品素子を切り出す。
トを用いて３端子型の積層電子部品を効率よく製造する
ことを可能にする。 【構成】 第１の内部電極となる第１の電極パターン１
１が所定の間隔をおいて略平行に複数配設されていると
ともに、第１の電極パターン１１をはさんで互に対向す
る位置に、第２の内部電極となる第２の電極パターン１
２が複数配設され、かつ、第２の電極パターン１２の第
１の電極パターン１１と直交する方向の長さＬが、第１
の電極パターン１１をはさんで対向する２つの第２の電
極パターン１２の間隔（ギャップ）Ｇと略同一である誘
電体シート１３を形成し、この誘電体シート１３を、第
１及び第２の電極パターン１１，１２が、個々の電子部
品素子において第１及び第２の内部電極を構成するよう
な所定の位置関係になるように複数枚積層して積層ブロ
ックを形成し、これを所定の位置で切断することによ
り、個々の電子部品素子を切り出す。
Description
【０００１】
【産業上の利用分野】本発明は、電子部品の製造方法に
関し、詳しくは、３端子型の積層電子部品の製造方法に
関する。
関し、詳しくは、３端子型の積層電子部品の製造方法に
関する。
【０００２】
【従来の技術】代表的な積層電子部品の一つである積層
セラミックコンデンサ（この例では３端子型の積層セラ
ミックコンデンサ）は、例えば、図４，図５に示すよう
に、誘電体層３３を介してアース用の電極（アース電
極）３１と、容量形成用の電極（容量電極）３２とを交
互に積層し、かつ、上下にダミー層（電極が形成されて
いないシート）３４を積層した構造を有する積層素子３
５の両端側に、容量電極３２と導通する外部電極６ａ，
６ｂ（図４）を配設するとともに、積層素子３５の中央
部を一周するように、アース電極３１と導通するアース
用外部電極７（図４）を配設してなる構造を有してい
る。
セラミックコンデンサ（この例では３端子型の積層セラ
ミックコンデンサ）は、例えば、図４，図５に示すよう
に、誘電体層３３を介してアース用の電極（アース電
極）３１と、容量形成用の電極（容量電極）３２とを交
互に積層し、かつ、上下にダミー層（電極が形成されて
いないシート）３４を積層した構造を有する積層素子３
５の両端側に、容量電極３２と導通する外部電極６ａ，
６ｂ（図４）を配設するとともに、積層素子３５の中央
部を一周するように、アース電極３１と導通するアース
用外部電極７（図４）を配設してなる構造を有してい
る。
【０００３】ところで、上記のような構造を有する３端
子型の積層セラミックコンデンサを製造する場合、図６
(ａ)，(ｂ)に示すように、所定の方向にアース電極形成
用の複数の第１の電極パターン２１が形成された誘電体
層形成用の第１の誘電体シート（セラミックグリーンシ
ート）２３と、前記第１の電極パターン２１と直交する
方向に容量電極形成用の複数の第２の電極パターン（グ
ランドパターン）２２が形成された第２の誘電体シート
（セラミックグリーンシート）２４の２種類の誘電体シ
ート（電極シート）を用意し、この２種類の誘電体シー
ト２３，２４を交互に積層して、積層ブロック（図示せ
ず）を形成し、これを所定の位置で切断し、切り出され
た個々の積層素子を焼成した後、外部電極６ａ，６ｂ、
及び７を形成することにより、図４に示すような３端子
型の積層電子部品を製造している。
子型の積層セラミックコンデンサを製造する場合、図６
(ａ)，(ｂ)に示すように、所定の方向にアース電極形成
用の複数の第１の電極パターン２１が形成された誘電体
層形成用の第１の誘電体シート（セラミックグリーンシ
ート）２３と、前記第１の電極パターン２１と直交する
方向に容量電極形成用の複数の第２の電極パターン（グ
ランドパターン）２２が形成された第２の誘電体シート
（セラミックグリーンシート）２４の２種類の誘電体シ
ート（電極シート）を用意し、この２種類の誘電体シー
ト２３，２４を交互に積層して、積層ブロック（図示せ
ず）を形成し、これを所定の位置で切断し、切り出され
た個々の積層素子を焼成した後、外部電極６ａ，６ｂ、
及び７を形成することにより、図４に示すような３端子
型の積層電子部品を製造している。
【０００４】
【発明が解決しようとする課題】ところで、上述のよう
に、２種類の誘電体シート２３，２４を使用して３端子
型の積層電子部品を製造する場合、
に、２種類の誘電体シート２３，２４を使用して３端子
型の積層電子部品を製造する場合、
【０００５】第１及び第２の電極パターン２１，２２
を、それぞれ異なる誘電体シート２３，２４に印刷しな
ければならず、そのための印刷段取りの切換えが必要で
手間がかかる 第１の電極パターン２１が形成された第１の誘電体シ
ート２３と第２の電極パターン２２が形成された第２の
誘電体シート２４が交互に積層されていることを確認す
ることが必要で、その監視を確実に行うためにはコスト
がかかる というような問題点がある。
を、それぞれ異なる誘電体シート２３，２４に印刷しな
ければならず、そのための印刷段取りの切換えが必要で
手間がかかる 第１の電極パターン２１が形成された第１の誘電体シ
ート２３と第２の電極パターン２２が形成された第２の
誘電体シート２４が交互に積層されていることを確認す
ることが必要で、その監視を確実に行うためにはコスト
がかかる というような問題点がある。
【０００６】本発明は、上記問題点を解決するものであ
り、１種類の電極パターンが付与された誘電体シートを
用いて３端子型の積層電子部品を効率よく製造すること
が可能な積層電子部品の製造方法を提供することを目的
とする。
り、１種類の電極パターンが付与された誘電体シートを
用いて３端子型の積層電子部品を効率よく製造すること
が可能な積層電子部品の製造方法を提供することを目的
とする。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の積層電子部品の製造方法は、一方の端部
から他方の端部に至る第１の内部電極と、前記第１の内
部電極と略直交する方向に形成され、一方の端部から他
方の端部に至る第２の内部電極が、誘電体層を介して交
互に積層された構造を有する３端子型の積層電子部品の
製造方法であって、前記積層電子部品の第１の内部電極
となる第１の電極パターンが所定の間隔をおいて略平行
に複数配設されているとともに、前記第１の電極パター
ンをはさんで互に対向する位置に、前記積層電子部品の
第２の内部電極となる第２の電極パターンが所定のピッ
チで複数配設され、かつ第２の電極パターンの前記第１
の電極パターンと直交する方向の長さが、前記第１の電
極パターンをはさんで対向する２つの第２の電極パター
ンの間隔と略同一である誘電体シートを形成する工程
と、前記誘電体シートを複数枚積層して所定の位置で切
断することにより個々の電子部品素子を切り出したとき
に、前記第１及び第２の電極パターンが、個々の電子部
品素子において前記第１及び第２の内部電極を構成する
ように、互に隣接する誘電体シートのうちの一方の誘電
体シートの第１の電極パターンが、他方の誘電体シート
の第２の電極パターンに、また、一方の誘電体シートの
第２の電極パターンが、他方の誘電体シートの第１の電
極パターンに、誘電体シートを介して直交するような状
態で重なり合うように、所定の位置関係で誘電体シート
を複数枚積層することにより積層ブロックを形成する工
程と、前記積層ブロックを所定の位置で切断することに
より、前記第１及び第２の内部電極が誘電体層を介して
交互に積層された構造を有する個々の電子部品素子を切
り出す工程とを具備することを特徴としている。
めに、本発明の積層電子部品の製造方法は、一方の端部
から他方の端部に至る第１の内部電極と、前記第１の内
部電極と略直交する方向に形成され、一方の端部から他
方の端部に至る第２の内部電極が、誘電体層を介して交
互に積層された構造を有する３端子型の積層電子部品の
製造方法であって、前記積層電子部品の第１の内部電極
となる第１の電極パターンが所定の間隔をおいて略平行
に複数配設されているとともに、前記第１の電極パター
ンをはさんで互に対向する位置に、前記積層電子部品の
第２の内部電極となる第２の電極パターンが所定のピッ
チで複数配設され、かつ第２の電極パターンの前記第１
の電極パターンと直交する方向の長さが、前記第１の電
極パターンをはさんで対向する２つの第２の電極パター
ンの間隔と略同一である誘電体シートを形成する工程
と、前記誘電体シートを複数枚積層して所定の位置で切
断することにより個々の電子部品素子を切り出したとき
に、前記第１及び第２の電極パターンが、個々の電子部
品素子において前記第１及び第２の内部電極を構成する
ように、互に隣接する誘電体シートのうちの一方の誘電
体シートの第１の電極パターンが、他方の誘電体シート
の第２の電極パターンに、また、一方の誘電体シートの
第２の電極パターンが、他方の誘電体シートの第１の電
極パターンに、誘電体シートを介して直交するような状
態で重なり合うように、所定の位置関係で誘電体シート
を複数枚積層することにより積層ブロックを形成する工
程と、前記積層ブロックを所定の位置で切断することに
より、前記第１及び第２の内部電極が誘電体層を介して
交互に積層された構造を有する個々の電子部品素子を切
り出す工程とを具備することを特徴としている。
【０００８】また、前記第１及び第２の内部電極のう
ち、アース用の電極となる方の内部電極が、互に近接す
る２本の略平行な電極から構成されており、かつ、前記
第１及び第２の電極パターンのいずれか一方が、前記２
本の略平行な電極からなる内部電極を構成することがで
きるように、互に近接して配設された２本の略平行な電
極から構成されていることを特徴としている。
ち、アース用の電極となる方の内部電極が、互に近接す
る２本の略平行な電極から構成されており、かつ、前記
第１及び第２の電極パターンのいずれか一方が、前記２
本の略平行な電極からなる内部電極を構成することがで
きるように、互に近接して配設された２本の略平行な電
極から構成されていることを特徴としている。
【０００９】
【作用】本発明の積層電子部品の製造方法においては、
前記所定の要件を満たすような第１及び第２の電極パタ
ーンを配設した誘電体シートを前記所定の態様で複数枚
積層し、これを所定の位置で切断して個々の電子部品素
子を切り出すことにより、前記第１及び第２の電極パタ
ーンが、個々の電子部品素子の第１及び第２の内部電極
となる。したがって、１種類の電極パターンが付与され
た誘電体シートを用いて、第１の内部電極及びこれと直
交する第２の内部電極が誘電体層を介して交互に積層さ
れた構造を有する３端子型の積層電子部品を効率よく製
造することが可能になる。
前記所定の要件を満たすような第１及び第２の電極パタ
ーンを配設した誘電体シートを前記所定の態様で複数枚
積層し、これを所定の位置で切断して個々の電子部品素
子を切り出すことにより、前記第１及び第２の電極パタ
ーンが、個々の電子部品素子の第１及び第２の内部電極
となる。したがって、１種類の電極パターンが付与され
た誘電体シートを用いて、第１の内部電極及びこれと直
交する第２の内部電極が誘電体層を介して交互に積層さ
れた構造を有する３端子型の積層電子部品を効率よく製
造することが可能になる。
【００１０】なお、本発明の積層電子部品の製造方法に
おいては、誘電体シートの第１及び第２の電極パターン
のうちの任意の一方を積層電子部品の第１の内部電極と
し、他方を第２の内部電極とすることが可能である。ま
た、積層電子部品においては、第１及び第２の内部電極
のうちの任意の一方を、例えば容量形成用の電極（容量
電極）とし、他方をアース用の電極（アース電極）とす
ることができる。
おいては、誘電体シートの第１及び第２の電極パターン
のうちの任意の一方を積層電子部品の第１の内部電極と
し、他方を第２の内部電極とすることが可能である。ま
た、積層電子部品においては、第１及び第２の内部電極
のうちの任意の一方を、例えば容量形成用の電極（容量
電極）とし、他方をアース用の電極（アース電極）とす
ることができる。
【００１１】また、前記第１及び第２の電極パターンの
いずれか一方を、互に近接して配設された２本の略平行
な電極から構成することにより、２本の略平行な電極
（分割電極）からなる内部電極を有する積層電子部品を
製造することが可能になる。なお、例えば、２本の略平
行な電極からなる分割電極をアース電極（内部電極）と
した３端子型の積層コンデンサにおいては、ノイズ除去
性能が向上するという効果が得られる。
いずれか一方を、互に近接して配設された２本の略平行
な電極から構成することにより、２本の略平行な電極
（分割電極）からなる内部電極を有する積層電子部品を
製造することが可能になる。なお、例えば、２本の略平
行な電極からなる分割電極をアース電極（内部電極）と
した３端子型の積層コンデンサにおいては、ノイズ除去
性能が向上するという効果が得られる。
【００１２】
【実施例】以下、本発明の実施例を図に基づいて説明す
る。
る。
【００１３】なお、この実施例では、図３，図４に示す
ように、誘電体層３を介してアース用の電極（アース電
極）１と容量形成用の電極（容量電極）２が交互に積層
され、かつ、上下にダミー層（電極が形成されていない
シート）４が積層された構造を有する積層素子５の両端
側に、容量電極２と導通する外部電極６ａ，６ｂ（図
４）を配設するとともに、積層素子５の中央部を一周す
るように、アース電極１と導通するアース用外部電極７
（図４）を配設してなる構造を有する３端子型の積層電
子部品を製造する場合を例にとって説明する。
ように、誘電体層３を介してアース用の電極（アース電
極）１と容量形成用の電極（容量電極）２が交互に積層
され、かつ、上下にダミー層（電極が形成されていない
シート）４が積層された構造を有する積層素子５の両端
側に、容量電極２と導通する外部電極６ａ，６ｂ（図
４）を配設するとともに、積層素子５の中央部を一周す
るように、アース電極１と導通するアース用外部電極７
（図４）を配設してなる構造を有する３端子型の積層電
子部品を製造する場合を例にとって説明する。
【００１４】図１は、この実施例において、積層電子部
品（この実施例では３端子型の積層セラミックコンデン
サ）を製造するのに用いた誘電体シート（電極シート）
を示す平面図である。
品（この実施例では３端子型の積層セラミックコンデン
サ）を製造するのに用いた誘電体シート（電極シート）
を示す平面図である。
【００１５】この実施例で用いた誘電体シート（電極シ
ート）（図１）１３は、セラミックグリーンシート１４
に、積層セラミックコンデンサ（積層電子部品）の第１
の内部電極（アース電極）１となる平行する２本の帯状
電極１１ａ，１１ｂから構成される第１の電極パターン
１１を所定の間隔をおいて略平行に複数配設するととも
に、第１の電極パターン１１をはさんで互に対向する位
置に、積層電子部品の第２の内部電極（この実施例では
容量電極）２となる第２の電極パターン１２を所定のピ
ッチで複数配設することにより形成されており、第２の
電極パターン１２の、第１の電極パターン１１と直交す
る方向の長さＬが、第１の電極パターン１１をはさんで
対向する２つの第２の電極パターン１２の間隔（ギャッ
プ）Ｇと略同一になるように構成されている。
ート）（図１）１３は、セラミックグリーンシート１４
に、積層セラミックコンデンサ（積層電子部品）の第１
の内部電極（アース電極）１となる平行する２本の帯状
電極１１ａ，１１ｂから構成される第１の電極パターン
１１を所定の間隔をおいて略平行に複数配設するととも
に、第１の電極パターン１１をはさんで互に対向する位
置に、積層電子部品の第２の内部電極（この実施例では
容量電極）２となる第２の電極パターン１２を所定のピ
ッチで複数配設することにより形成されており、第２の
電極パターン１２の、第１の電極パターン１１と直交す
る方向の長さＬが、第１の電極パターン１１をはさんで
対向する２つの第２の電極パターン１２の間隔（ギャッ
プ）Ｇと略同一になるように構成されている。
【００１６】そして、図２に示すように、互に隣接する
誘電体シート１３及び１３（１３ａ）の第１及び第２の
電極パターン１１，１２の相対位置についてみた場合
に、第２の電極パターン１２の位置が、第１の電極パタ
ーン１１に略直交する方向（矢印ＡまたはＢの方向に）
に、距離Ｌ（すなわち、第１の電極パターン１１をはさ
んで対向する２つの第２の電極パターン１２の間隔（ギ
ャップ）Ｇと略同一距離）だけ交互にずれるような態様
で、誘電体シート１３，１３（１３ａ）を交互に複数枚
積層することにより、一つの誘電体シート１３（または
１３（１３ａ））に形成された第１の電極パターン１１
が、隣接する誘電体シート１３（または１３（１３
ａ））に形成された第２の電極パターン１２と直交する
ような状態で誘電体シート１３（または１３（１３
ａ））を介して対向し、これが積層方向に交互に繰り返
されているような構造（図３参照）の積層ブロック（図
示せず）を形成する。
誘電体シート１３及び１３（１３ａ）の第１及び第２の
電極パターン１１，１２の相対位置についてみた場合
に、第２の電極パターン１２の位置が、第１の電極パタ
ーン１１に略直交する方向（矢印ＡまたはＢの方向に）
に、距離Ｌ（すなわち、第１の電極パターン１１をはさ
んで対向する２つの第２の電極パターン１２の間隔（ギ
ャップ）Ｇと略同一距離）だけ交互にずれるような態様
で、誘電体シート１３，１３（１３ａ）を交互に複数枚
積層することにより、一つの誘電体シート１３（または
１３（１３ａ））に形成された第１の電極パターン１１
が、隣接する誘電体シート１３（または１３（１３
ａ））に形成された第２の電極パターン１２と直交する
ような状態で誘電体シート１３（または１３（１３
ａ））を介して対向し、これが積層方向に交互に繰り返
されているような構造（図３参照）の積層ブロック（図
示せず）を形成する。
【００１７】なお、誘電体シート１３及び１３（１３
ａ）を、交互に位置をずらせて積層する方法としては、
誘電体シート自体を距離Ｌだけずらせる方法や、例え
ば、誘電体シート１３または１３（１３ａ）を１８０゜
回転させた場合に所定の位置関係になるように、第１及
び第２の電極パターン１１，１２を所定の位置に配設し
ておき、各誘電体シート１３，１３（１３ａ）を１層ご
とに１８０゜回転させて積層することによる方法など、
種々の方法を用いることが可能である。
ａ）を、交互に位置をずらせて積層する方法としては、
誘電体シート自体を距離Ｌだけずらせる方法や、例え
ば、誘電体シート１３または１３（１３ａ）を１８０゜
回転させた場合に所定の位置関係になるように、第１及
び第２の電極パターン１１，１２を所定の位置に配設し
ておき、各誘電体シート１３，１３（１３ａ）を１層ご
とに１８０゜回転させて積層することによる方法など、
種々の方法を用いることが可能である。
【００１８】それから、積層ブロックを所定の位置（図
２の線Ｃ及びＤで示す位置）で切断することにより、図
３に示すように、一方の端部から他方の端部に至る第１
の内部電極１と、該第１の内部電極１と略直交する方向
に形成され、一方の端部から他方の端部に至る第２の内
部電極２が、誘電体層３を介して交互に積層された構造
を有する積層素子（３端子型の積層電子部品素子）５が
切り出される。
２の線Ｃ及びＤで示す位置）で切断することにより、図
３に示すように、一方の端部から他方の端部に至る第１
の内部電極１と、該第１の内部電極１と略直交する方向
に形成され、一方の端部から他方の端部に至る第２の内
部電極２が、誘電体層３を介して交互に積層された構造
を有する積層素子（３端子型の積層電子部品素子）５が
切り出される。
【００１９】そして、この積層素子５を焼成した後、図
４に示すように、積層素子５の両端側に容量電極２（図
３）と導通する外部電極６ａ，６ｂを形成するととも
に、積層素子５の中央部を一周するように、アース電極
１（図３）と導通するアース用外部電極７を配設するこ
とにより、３端子型の積層セラミック電子部品が得られ
る。
４に示すように、積層素子５の両端側に容量電極２（図
３）と導通する外部電極６ａ，６ｂを形成するととも
に、積層素子５の中央部を一周するように、アース電極
１（図３）と導通するアース用外部電極７を配設するこ
とにより、３端子型の積層セラミック電子部品が得られ
る。
【００２０】上述のように、この実施例の製造方法によ
れば、１種類の電極パターンが付与された誘電体シート
を用いて、第１及び第２の内部電極（すなわちアース電
極及び容量電極）が誘電体層を介して交互に積層された
構造を有する個々の素子を複数含有する積層ブロックを
容易に形成することができるとともに、この積層ブロッ
クを所定の位置で切断することにより、３端子型の積層
電子部品（この実施例では３端子型の積層セラミックコ
ンデンサ）を容易かつ効率よく製造することができる。
れば、１種類の電極パターンが付与された誘電体シート
を用いて、第１及び第２の内部電極（すなわちアース電
極及び容量電極）が誘電体層を介して交互に積層された
構造を有する個々の素子を複数含有する積層ブロックを
容易に形成することができるとともに、この積層ブロッ
クを所定の位置で切断することにより、３端子型の積層
電子部品（この実施例では３端子型の積層セラミックコ
ンデンサ）を容易かつ効率よく製造することができる。
【００２１】また、上記実施例では、アース電極となる
第１の電極パターンを、互に近接して配設された２本の
略平行な電極からなる電極パターンとしているので、２
本の略平行な電極（分割電極）からなる内部電極を有す
る積層電子部品を容易かつ効率よく製造することが可能
になる。なお、アース電極を２本の略平行な電極からな
る分割電極とした３端子型の積層コンデンサにおいて
は、ノイズ除去性能が向上するという効果が得られる。
第１の電極パターンを、互に近接して配設された２本の
略平行な電極からなる電極パターンとしているので、２
本の略平行な電極（分割電極）からなる内部電極を有す
る積層電子部品を容易かつ効率よく製造することが可能
になる。なお、アース電極を２本の略平行な電極からな
る分割電極とした３端子型の積層コンデンサにおいて
は、ノイズ除去性能が向上するという効果が得られる。
【００２２】但し、本発明は、アース電極となる第１の
電極パターンを、互に近接して配設された２本の略平行
な電極からなるパターンとする場合に限られるものでは
なく、１本の帯状のパターンやさらにその他のパターン
とすることも可能である。
電極パターンを、互に近接して配設された２本の略平行
な電極からなるパターンとする場合に限られるものでは
なく、１本の帯状のパターンやさらにその他のパターン
とすることも可能である。
【００２３】また、上記実施例では、３端子型の積層セ
ラミックコンデンサを製造する場合を例にとって説明し
たが、本発明はこれに限らず、さらにその他の３端子型
の積層電子部品を製造する場合にも適用することが可能
である。
ラミックコンデンサを製造する場合を例にとって説明し
たが、本発明はこれに限らず、さらにその他の３端子型
の積層電子部品を製造する場合にも適用することが可能
である。
【００２４】さらに、本発明は、一つの素子の中に複数
のコンデンサ部（容量電極）を備え、かつ、一つのアー
ス電極を共用するアレイタイプのコンデンサの製造方法
にも適用することが可能である。
のコンデンサ部（容量電極）を備え、かつ、一つのアー
ス電極を共用するアレイタイプのコンデンサの製造方法
にも適用することが可能である。
【００２５】本発明は、さらにその他の点においても上
記実施例に限定されるものではなく、発明の要旨の範囲
内において種々の応用、変形を加えることが可能であ
る。
記実施例に限定されるものではなく、発明の要旨の範囲
内において種々の応用、変形を加えることが可能であ
る。
【００２６】
【発明の効果】上述のように、本発明の積層電子部品の
製造方法は、上記所定の要件を満たすような第１及び第
２の電極パターンを配設した誘電体シートを、所定の態
様で複数枚積層し、これを切断して個々の電子部品素子
を切り出すようにしているので、従来のように、異なる
電極パターンが形成された複数の誘電体シートを用意す
る必要がなくなり、３端子型の積層電子部品を効率よく
製造することが可能になる。
製造方法は、上記所定の要件を満たすような第１及び第
２の電極パターンを配設した誘電体シートを、所定の態
様で複数枚積層し、これを切断して個々の電子部品素子
を切り出すようにしているので、従来のように、異なる
電極パターンが形成された複数の誘電体シートを用意す
る必要がなくなり、３端子型の積層電子部品を効率よく
製造することが可能になる。
【００２７】また、前記第１及び第２の電極パターンの
いずれか一方を、互に近接して配設された２本の略平行
な電極から構成することにより、２本の略平行な電極
（分割電極）からなる内部電極を有する積層電子部品を
製造することが可能になる。したがって、２本の略平行
な電極からなる分割電極をアース電極（内部電極）とす
るノイズ除去性能に優れた３端子型の積層コンデンサな
どを効率よく製造することが可能になる。
いずれか一方を、互に近接して配設された２本の略平行
な電極から構成することにより、２本の略平行な電極
（分割電極）からなる内部電極を有する積層電子部品を
製造することが可能になる。したがって、２本の略平行
な電極からなる分割電極をアース電極（内部電極）とす
るノイズ除去性能に優れた３端子型の積層コンデンサな
どを効率よく製造することが可能になる。
【図１】本発明の実施例において積層電子部品（積層セ
ラミックコンデンサ）を製造するのに用いた誘電体シー
トを示す平面図である。
ラミックコンデンサ）を製造するのに用いた誘電体シー
トを示す平面図である。
【図２】本発明の実施例において誘電体シートを積層し
たときの電極パターンの重なり状態を示す平面図であ
る。
たときの電極パターンの重なり状態を示す平面図であ
る。
【図３】本発明の実施例において誘電体シートを積層し
たときの個々の素子における内部電極（電極パターン）
の配設状態を示す分解斜視図である。
たときの個々の素子における内部電極（電極パターン）
の配設状態を示す分解斜視図である。
【図４】３端子型の積層電子部品（積層セラミックコン
デンサ）の外部構造を示す斜視図である。
デンサ）の外部構造を示す斜視図である。
【図５】一般的な３端子型の積層電子部品（積層セラミ
ックコンデンサ）の内部電極の配設状態を示す分解斜視
図である。
ックコンデンサ）の内部電極の配設状態を示す分解斜視
図である。
【図６】(ａ)，(ｂ)は、従来の積層電子部品（積層セラ
ミックコンデンサ）の製造に用いられている誘電体シー
トを示す平面図である。
ミックコンデンサ）の製造に用いられている誘電体シー
トを示す平面図である。
１ 第１の内部電極（アース電極） ２ 第２の内部電極（容量電極） ３ 誘電体層 ５ 積層素子 ６ａ，６ｂ 外部電極 ７ アース用外部電極 １１ａ，１１ｂ 帯状電極 １１ 第１の電極パターン １２ 第２の電極パターン １３，１３ａ 誘電体シート（電極シート） １４ セラミックグリーンシート
Claims (2)
- 【請求項１】 一方の端部から他方の端部に至る第１の
内部電極と、前記第１の内部電極と略直交する方向に形
成され、一方の端部から他方の端部に至る第２の内部電
極が、誘電体層を介して交互に積層された構造を有する
３端子型の積層電子部品の製造方法であって、 前記積層電子部品の第１の内部電極となる第１の電極パ
ターンが所定の間隔をおいて略平行に複数配設されてい
るとともに、前記第１の電極パターンをはさんで互に対
向する位置に、前記積層電子部品の第２の内部電極とな
る第２の電極パターンが所定のピッチで複数配設され、
かつ第２の電極パターンの前記第１の電極パターンと直
交する方向の長さが、前記第１の電極パターンをはさん
で対向する２つの第２の電極パターンの間隔と略同一で
ある誘電体シートを形成する工程と、 前記誘電体シートを複数枚積層して所定の位置で切断す
ることにより個々の電子部品素子を切り出したときに、
前記第１及び第２の電極パターンが、個々の電子部品素
子において前記第１及び第２の内部電極を構成するよう
に、互に隣接する誘電体シートのうちの一方の誘電体シ
ートの第１の電極パターンが、他方の誘電体シートの第
２の電極パターンに、また、一方の誘電体シートの第２
の電極パターンが、他方の誘電体シートの第１の電極パ
ターンに、誘電体シートを介して直交するような状態で
重なり合うように、所定の位置関係で誘電体シートを複
数枚積層することにより積層ブロックを形成する工程
と、 前記積層ブロックを所定の位置で切断することにより、
前記第１及び第２の内部電極が誘電体層を介して交互に
積層された構造を有する個々の電子部品素子を切り出す
工程とを具備することを特徴とする積層電子部品の製造
方法。 - 【請求項２】 前記第１及び第２の内部電極のうち、ア
ース用の電極となる方の内部電極が、互に近接する２本
の略平行な電極から構成されており、かつ、前記第１及
び第２の電極パターンのいずれか一方が、前記２本の略
平行な電極からなる内部電極を構成することができるよ
うに、互に近接して配設された２本の略平行な電極から
構成されていることを特徴とする請求項１記載の積層電
子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19219794A JP3610985B2 (ja) | 1994-07-22 | 1994-07-22 | 積層電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19219794A JP3610985B2 (ja) | 1994-07-22 | 1994-07-22 | 積層電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0837129A true JPH0837129A (ja) | 1996-02-06 |
| JP3610985B2 JP3610985B2 (ja) | 2005-01-19 |
Family
ID=16287299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19219794A Expired - Lifetime JP3610985B2 (ja) | 1994-07-22 | 1994-07-22 | 積層電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3610985B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010080745A (ja) * | 2008-09-26 | 2010-04-08 | Tdk Corp | 貫通コンデンサの製造方法 |
| JP2010097994A (ja) * | 2008-10-14 | 2010-04-30 | Tdk Corp | 積層貫通コンデンサの製造方法 |
| US9922765B2 (en) | 2013-10-28 | 2018-03-20 | Murata Manufacturing Co., Ltd. | Manufacturing method for laminated electronic component |
-
1994
- 1994-07-22 JP JP19219794A patent/JP3610985B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010080745A (ja) * | 2008-09-26 | 2010-04-08 | Tdk Corp | 貫通コンデンサの製造方法 |
| JP2010097994A (ja) * | 2008-10-14 | 2010-04-30 | Tdk Corp | 積層貫通コンデンサの製造方法 |
| US9922765B2 (en) | 2013-10-28 | 2018-03-20 | Murata Manufacturing Co., Ltd. | Manufacturing method for laminated electronic component |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3610985B2 (ja) | 2005-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008147581A (ja) | 貫通コンデンサアレイ | |
| JP2003051729A (ja) | 積層型フィルタアレイ | |
| KR19990036692A (ko) | 압전 공진자 및 이것을 사용한 전자 부품 | |
| JPH09153433A (ja) | 積層電子部品の製造方法 | |
| JPH11204314A (ja) | 積層型電子部品アレイ | |
| JP2784863B2 (ja) | 積層コンデンサ | |
| JPH0837129A (ja) | 積層電子部品の製造方法 | |
| JP2000277382A (ja) | 多連型積層セラミックコンデンサ及びその製造方法 | |
| JPH08273973A (ja) | 積層セラミック電子部品の製造方法 | |
| JPH08124800A (ja) | コンデンサアレイ | |
| JPH03178112A (ja) | 複合チップ部品 | |
| JP3786243B2 (ja) | 積層電子部品の製造方法 | |
| JP2784862B2 (ja) | 積層コンデンサ | |
| JPH11354326A (ja) | 積層型インダクタ、及びその製造方法 | |
| JPH0897603A (ja) | 積層型誘電体フィルタ | |
| JP3642462B2 (ja) | 積層部品の製造方法 | |
| JPH0440265Y2 (ja) | ||
| US6215228B1 (en) | Stacked piezoelectric resonator, characteristics-adjusting method thereof, and ladder-type filter including the same | |
| JP2000294452A (ja) | 積層セラミック電子部品アレイ及びその製造方法 | |
| JP2781095B2 (ja) | 表面実装部品の製造方法 | |
| JPH04139710A (ja) | 積層セラミックコンデンサとその製造方法 | |
| JPH0660134U (ja) | 積層チップｅｍｉ除去フィルタ | |
| JPH06275438A (ja) | マーク付きチップコイル、及びマーク付きチップコイルの製造方法 | |
| JPH04134811A (ja) | 積層チップコンデンサ | |
| JPH06152300A (ja) | 積層形ｅｍｉフィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020226 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040806 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041012 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071029 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111029 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121029 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |