JPH03178149A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH03178149A JPH03178149A JP31687889A JP31687889A JPH03178149A JP H03178149 A JPH03178149 A JP H03178149A JP 31687889 A JP31687889 A JP 31687889A JP 31687889 A JP31687889 A JP 31687889A JP H03178149 A JPH03178149 A JP H03178149A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- pads
- potential
- bonding pads
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 238000000034 method Methods 0.000 abstract description 9
- 238000009792 diffusion process Methods 0.000 abstract description 8
- 230000008569 process Effects 0.000 abstract description 6
- 230000008859 change Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 3
- 238000009966 trimming Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置製造工程の拡散工程後に集積回路
の機能あるいは特性を変更することができる半導体装置
に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a semiconductor device in which the function or characteristics of an integrated circuit can be changed after a diffusion step in a semiconductor device manufacturing process.
従来の技術
半導体装置を、拡散工程後に、その回路の機能あるいは
特性を変更するための手段としては、レーザートリミン
グあるいはＥＰＲＯＭ。Conventional techniques Laser trimming or EPROM is used to change the function or characteristics of the circuit of a semiconductor device after the diffusion process.
Ｅ２ＦＲＯＭのような不揮発性メモリを内蔵させ、後工
程後にそれらのメモリへの書込みを行う等の方式がある
。There is a method in which a non-volatile memory such as E2FROM is built-in and data is written into the memory after a post-process.
第３図は、従来例を概略的に示した図である。FIG. 3 is a diagram schematically showing a conventional example.
この例では、レーザートリミングにより、拡散工程後に
、ドライバ８０の出力に接続されている容量８２を、接
続配線８３の点においてレーザーカットしてドライバ８
０から切り離し、ドライバ８４に入力される信号の伝播
時間を調整している。In this example, by laser trimming, after the diffusion process, the capacitor 82 connected to the output of the driver 80 is laser cut at the point of the connection wiring 83, and the driver 8
0, and the propagation time of the signal input to the driver 84 is adjusted.
発明が解決しようとする課題
これらの手段は、特別な工程や特別な半導体の構造を必
要とし、コストアップになるという問題点があった。本
発明は特別な工程を付加することなく、拡散工程後に、
回路の機能・特性を変更する手段を提供することを目的
とするものである。Problems to be Solved by the Invention These means require a special process and a special semiconductor structure, resulting in an increase in cost. The present invention does not require any special process, and after the diffusion process,
The purpose is to provide a means to change the functions and characteristics of a circuit.
課題を解決するための手段
本発明は、電源の一方に抵抗を介して接続されたボンデ
ィングパッドと、電源の他方に接続されたリードフレー
ムと、上記ボンディングパッドとリードフレームとを電
気的に接続させる手段を有し、その接続の有無により、
電源の一方もしくは他方の電位のどちらかを内部回路に
選択的に出力させるようにしたものである。Means for Solving the Problems The present invention electrically connects a bonding pad connected to one side of a power source via a resistor, a lead frame connected to the other side of the power source, and the bonding pad and the lead frame. Depending on whether the means are connected or not,
The internal circuit is configured to selectively output either one potential or the other potential of the power source.
作用
本発明によると、ボンディングパッドに接続された各内
部回路への結合配線をプルアップ抵抗で電源用配線部分
に結合しているので、個々のボンディングパッドの選択
ワイヤーボンディングにより、各結合配線の電位を電源
あるいは接地に選択設定することができる。According to the present invention, since the coupling wires connected to the bonding pads to each internal circuit are coupled to the power supply wiring portion using a pull-up resistor, the potential of each coupling wire can be adjusted by selective wire bonding of each bonding pad. Can be selectively set to power or ground.
実施例 第１図は本発明の実施例装置の回路図である。Example FIG. 1 is a circuit diagram of an embodiment of the present invention.
第１図において、ボンディングパッド１６〜２０はそれ
ぞれ抵抗２２〜２６を介して電源１にリードフレーム３
ワイヤー１０およびバッド１５およびその配線により
接続されると共に、内部回路２８に接続されている。こ
れらのボンディングパッドのうちパッド１６，１８．１
９は、それぞれワイヤーボンディング１１〜１３により
接地されたリードフレーム４，６．７に接続されている
。このため、ボンディングパッド１６，１８．１９の電
位は接地レベルになる。一方、ボンディングパッド１７
．２０は対応する接地されたリードフレーム５，８にワ
イヤーボンディングされていないため、抵抗２３．２６
を介して電源１の電圧レベルにプルアップされる。この
ように、ワイヤーボンディングの有無により、内部回路
にはそれぞれ接地電位、電源電圧電位が入力されること
になる。In FIG. 1, bonding pads 16-20 are connected to power supply 1 via resistors 22-26, respectively, to lead frame 3.
It is connected by the wire 10 and the pad 15 and its wiring, and is also connected to the internal circuit 28. Among these bonding pads, pads 16 and 18.1
9 are connected to grounded lead frames 4, 6.7 by wire bondings 11-13, respectively. Therefore, the potential of the bonding pads 16, 18, and 19 becomes the ground level. On the other hand, bonding pad 17
．． 20 is not wire bonded to the corresponding grounded lead frame 5, 8, so the resistance 23.26
is pulled up to the voltage level of power supply 1 via . In this way, the ground potential and power supply voltage potential are input to the internal circuits, respectively, depending on whether wire bonding is present or not.
第２図は、本発明の別の実施例装置の回路図である。FIG. 2 is a circuit diagram of another embodiment of the present invention.
本実施例装置では、入力信号端子３２の信号を、遅延回
路５１，５３．５２とセレクタ５４および排他的論理和
５５により、遅延時間ならびに極性で選択変更可能な構
成となっている。すなわち、この実施例装置は、拡散工
程の後、後工程の中で、ボンディングパッド４５．４６
とリードフレーム３６．３７をワイヤーボンディングす
るかしないかにより、遅延時間と極性の決定がなされる
。この決定を行うための手段であるワイヤーボンディン
グは、電源や他の一般的な信号線の結線のために用いる
ワイヤーボンディングとまったく同等の手段で実現でき
特別な工程の付加等を必要としない。In this embodiment, the signal at the input signal terminal 32 can be selectively changed in terms of delay time and polarity using the delay circuits 51, 53, 52, the selector 54, and the exclusive OR 55. That is, in this embodiment device, bonding pads 45 and 46 are formed in the post-process after the diffusion process.
The delay time and polarity are determined depending on whether or not wire bonding is performed between the lead frames 36 and 37. Wire bonding, which is a means for making this determination, can be achieved by exactly the same means as wire bonding used for connecting power supplies and other general signal lines, and does not require the addition of any special process.
さらに、リードフレーム３６．３７は、ノくツケージに
おいて独自のピンを必要とはせず、接地端子であるリー
ドフレーム３８と接続されたり、一体であってもよい。Furthermore, the lead frames 36, 37 do not require their own pins in the socket cage, and may be connected to or integral with the lead frame 38, which is a ground terminal.
発明の詳細
な説明したように、本発明によれば、抵抗によりプルア
ップされたボンディングパッドを接地端子へ選択的にワ
イヤーボンディングすることにより、特別な工程や特別
なデバイス構造を必要とすることなしに、拡散工程後に
、回路の機能や特性を変更することができる。この装置
はメモリの救済ビットの使用・未使用の選択等に応用し
、歩留向上に役立てることも可能である。As described in detail, according to the present invention, by selectively wire bonding a bonding pad pulled up by a resistor to a ground terminal, no special process or special device structure is required. Additionally, the functionality and characteristics of the circuit can be changed after the diffusion process. This device can also be applied to select whether memory repair bits are used or not, and can be used to improve yield.
第１図は本発明の実施例装置の回路図、第２図は本発明
の別の実施例装置の回路図、第３図は従来例装置の回路
図である。
１．３１．７１・・・・・・電源、２，３３．７３・・
・・・・接地、３２．７２・・・・・・入力信号、３〜
９，３４〜３８．７４〜７６・・・・・・リードフレー
ム、１０〜１４゜３９〜４２．８６〜８８・・・・・・
ワイヤーボンディング、１５〜２１．４３〜４７．７７
〜７９・・・・・・ボンディングパッド、２２〜２６．
４８〜４９・・・・・・抵抗、２７，５６．８５・・・
・・・チップ内部、２８・・・・・・内部回路、５０〜
５２，８０．８４・・・・・・ドライバ ５３，８１．
８２・・・・・・コンデンサ、５４・・・・・・セレク
タ、５５・・・・・・排他的論理和回路、８３・・・・
・・レーザ・トリミング・ポイント。FIG. 1 is a circuit diagram of an embodiment of the present invention, FIG. 2 is a circuit diagram of another embodiment of the present invention, and FIG. 3 is a circuit diagram of a conventional device. 1.31.71...Power supply, 2,33.73...
...Ground, 32.72...Input signal, 3~
9,34~38.74~76...Lead frame, 10~14°39~42.86~88...
Wire bonding, 15~21.43~47.77
~79...Bonding pad, 22-26.
48-49...Resistance, 27,56.85...
...Chip inside, 28...Internal circuit, 50~
52,80.84... Driver 53,81.
82...Capacitor, 54...Selector, 55...Exclusive OR circuit, 83...
...Laser trimming point.
Claims (1)
ィングパッドと、電源の他方に接続されたリードフレー
ムと、上記ボンディングパッドとリードフレームとを電
気的に接続させる電気的接続手段とを有し、上記電気的
接続手段の有無により電源の一方もしくは他方の電位の
どちらかを内部回路に選択的に接続した半導体装置。It has a wiring and a bonding pad connected to one side of the power source via a resistor, a lead frame connected to the other side of the power source, and an electrical connection means for electrically connecting the bonding pad and the lead frame, A semiconductor device in which either one potential or the other potential of a power source is selectively connected to an internal circuit depending on the presence or absence of the above-mentioned electrical connection means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31687889A JPH03178149A (en) | 1989-12-06 | 1989-12-06 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31687889A JPH03178149A (en) | 1989-12-06 | 1989-12-06 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03178149A true JPH03178149A (en) | 1991-08-02 |
Family
ID=18081920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31687889A Pending JPH03178149A (en) | 1989-12-06 | 1989-12-06 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03178149A (en) |
-
1989
- 1989-12-06 JP JP31687889A patent/JPH03178149A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6674177B2 (en) | Apparatus for implementing selected functionality on an integrated circuit device | |
| JP2605687B2 (en) | Semiconductor device | |
| JPS6188538A (en) | Semiconductor device | |
| US6615289B1 (en) | Semiconductor chip configuration and method of controlling a semiconductor chip | |
| JPH03178149A (en) | Semiconductor device | |
| JP3228589B2 (en) | Multi-chip module | |
| EP1132963B1 (en) | Semiconductor integrated circuit | |
| JPH048949B2 (en) | ||
| JP2005159111A (en) | Multi-chip type semiconductor device | |
| JPH09116096A (en) | Semiconductor integrated circuit | |
| JPH08288460A (en) | Externally controllable bonding method for semiconductor device | |
| JP2001077230A (en) | Lead frame and semiconductor device package using the same | |
| JP2703902B2 (en) | Semiconductor integrated circuit | |
| US5233235A (en) | On-chip intermediate driver for discrete WSI systems | |
| JP3179415B2 (en) | Semiconductor integrated circuit device and circuit selection method thereof | |
| JPS61119071A (en) | Semiconductor integrated circuit | |
| JP2915319B2 (en) | Semiconductor device | |
| JPH07109843B2 (en) | Semiconductor integrated circuit | |
| JPH0416945B2 (en) | ||
| JPH0455333B2 (en) | ||
| JPH07182859A (en) | Semiconductor integrated circuit device | |
| JPH02295162A (en) | Integrated circuit device | |
| JP3088431B2 (en) | Intermediate driver on chip for discrete WSI systems | |
| JPH04107846A (en) | Semiconductor device | |
| JPH1197473A (en) | Semiconductor device manufacturing method and semiconductor device |