JPH03178160A - 電界効果トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は高耐圧を要するＭＯＳないしＭＩＳ形電界効果
トランジスタであって、通常の低耐圧の電界効果トラン
ジスタとともに集積回路装置内に組み込むに適するもの
に関する。

〔従来の技術〕

集積回路装置の適用範囲が著しく拡大するにつれて、回
路を単に高集積化するだけでなく、所定の電源電圧下で
動作する外部負荷を直接駆動できる能力が要求される場
合が多くなっている。かかる集積回路装置では、５■程
度の低電圧下で高速動作する高集積化された論理回路部
と、数十Ｖの電圧下で動作可能な高耐圧トランジスタを
含む出力回路部を同一チップ内に組み込む必要があり、
これら両回踏部をできるだけ共通化されたウェハプロセ
スで組み込むのが製作上有利である０周知のように論理
回路部の高集積化にはＣＭ　ＯＳ　ＩＪｔ威をとるのが
有利であり、このＣＭＯＳプロセスの利用が容易な高耐
圧トランジスタとしていわゆるオフセットゲート構造の
電界効果トランジスタが採用されることが多い。

ところで、出力回路用の高耐圧電界効果トランジスタの
組み込みにはそのチャネル形成領域の不純物濃度を適正
に選択する必要があるが、ふつうサブくクロン−２ミク
ロン程度のデザインルールで高集積化される低圧論理回
路部側では、そのｎおよびｐチャネル電界効果トランジ
スタのいずれにも専用のウェルを設けるいわゆるツイン
ウェル構造が取られることが多いので、出力回路側では
高耐圧電界効果トランジスタのチャネル形成領域として
基板のほかにもかかるツインウェルないしそれと同時拡
散できるウェルが利用される。

第３図はかかるツインウェルと同時拡散されるウェルを
利用して高耐圧電界効果トランジスタを組み込む従来例
を示すものである。同図（ａ）に論理回路側の低圧用ｎ
およびｐチャネル電界効果トランジスタｔｎおよびｔｐ
と出力回路側の高耐圧ｎチャネル電界効果トランジスタ
Ｔｎが断面図で、同図（ｂ）に高耐圧ｎチャネル電界効
果トランジスタＴｎ用の主な半導体層等の拡散パターン
が上面図でそれぞれ示されている。

第３図の例では集積回路を作り込む基体としての半導体
領域ｌにｐ形の基板ないしその上に成長されたエピタキ
シャル層が用いられ、低圧側ではこの半導体領域ｌの表
面からｐチャネル電界効果トランジスタｔｐ用のｎ形の
ウェル２とｎチャネル電界効果トランジスタｔｎ用のＰ
形のウェル３とが上述のツインウェルとして拡散され、
高耐圧側のｎチャネル電界効果トランジスタＴｎ用には
ｐ形のウェル３ｄが５ｘｌＯ”原子／ｄ程度の不純物濃
度で低圧側のウェル３と同時に拡散される。なお、これ
らのＰ形のウェル３および３ｄとｎ形のウェル２の周縁
部には、通例のようにそれぞれｐ形とｎ形でチャネルス
トッパ層４と５が設けられる。

高耐圧用のｎチャネル電界効果トランジスタＴｎに対し
ては、そのソース・ドレイン間耐圧を向上させるために
１対のｎ形のオフセット拡散層６がそれ用のｐ形のウェ
ル３ｄ内に同図中）に示すようなパターンで設けられる
。このオフセット拡散層６の不純物濃度はふつう比較的
低く選定され、例えば５ｘｌＯ”原子／ｃ１１程度とさ
れる。

なお、この１対のオフセット拡散層６と上述のチャネル
ストッパ層４および５はいずれもそれら用に不純物をそ
れぞれイオン注入した後に同時に熱拡散され、この熱拡
散と同時にフィールド酸化ＭｌＯが形成される。

すべての電界効果トランジスタのゲート７は、ゲート酸
化膜７ａをこの例ではフィールド酸化１１１０どオーバ
ラップさせて付けた上で、ウェルの表面と対向させて設
けられ、高耐圧電界効果トランジスタＴｎではゲート７
の周縁がフィールド酸化ｌ１１０に重なるよう形成され
る。低圧側電界効果トランジスタ用のｐ形とｎ形のそれ
ぞれ１対のソース・ドレイン層７と８はゲート７をマス
クとして、高耐圧電界効果トランジスタ用のｎ形のソー
ス層８３とドレイン層８ｄは対応するオフセット拡散層
６内に、それぞれ高不純物濃度で拡散される。以降は全
面を眉間絶縁膜１１で覆い、その要所に明けた窓部に接
続１１１２０を設ける。同図（ロ）には電界効果トラン
ジスタ１口のソースＳとドレインＤとゲートＧの端子が
示されている。

以上の構造の集積回路装置では、ソース・ドレイン間耐
圧が低圧側電界効果トランジスタｔｎやｔｐでは１０〜
２０Ｖ程度であるが、高耐圧電界効果トランジスタＴｎ
ではオフセット拡散層６内に空乏層が延びるので例えば
４０〜６０Ｖに向上される。なお、オフセット拡散層６
内の空乏層はソース層８Ｓまたはドレイン層８ｄと接続
された中央部とウェル３ｄとの接合の例えばゲート酸化
ＷＡ７ａの下側部との間に横方向に延びる。この電界効
果トランジスタＴｎに所望の高耐圧値をもたせるには、
まずウェル３ｄとオフセット拡散層６の不純物濃度をそ
れぞれ最適値に選定し、次にそれに応じてソース層８Ｓ
またはドレイン層８ｄからオフセット拡散層６の周縁ま
での横方向寸法を選定するのが望ましい。

〔発明が解決しようとする課題〕

ところが、上述の高耐圧電界効果トランジスタでは、そ
のソース・ドレイン間耐圧を向上するためにオフセット
拡散層６の不純物濃度を下げて行くと、そのウェル３ｄ
との間の接合が永久破壊されやすくなって来る問題があ
る。

例えば、Ｐ形のウェル３ｄの不純物濃度が前述の５　ｘ
　１０”原子／　ｃｄ程度である場合につき第３図（ｂ
）のソース端子Ｓを接地しドレイン端子りに過電圧を印
加する条件で本件発明者の実験した結果によれば、ｎ形
のオフセット拡散層６の不純物濃度が前述の５　ｘ　１
０”原子／ｃｄ以上であると、両者間の接合の降伏は図
で縦方向に並んだＸ印で示すオフセット拡散層６のゲー
ト酸化膜７ａの下側の周縁に沿ってほぼ均一に起こるが
、過電圧がなくなると接合は元の状態に回復するのに対
し、不純物濃度を上記値以下にするとソース・ドレイン
間耐圧値そのものは上がるものの、例えば図のオフセッ
ト拡散層６の右上と右下の隅部のＸ印を付けた電界集中
部で降伏が起こりやすくなり、この場合には接合が局部
的に永久破壊してしまう。

換言すれば、オフセット拡散１１６の不純物濃度が比較
的高いと降伏はチャネルのいわゆるパンチスルーの形を
とるが、その不純物濃度が低すぎるとそのウェル３ｄと
の接合の最弱点部が過電圧降伏の際に永久破壊してしま
うのである。

従来の高耐圧電界効果トランジスタのもう一つの問題点
は、オフセット拡散層６の不純物濃度を下げると、ゲー
ト７に電圧が掛かっている条件で寄生トランジスタ効果
によりソース・ドレイン間に異常電流が流れやすくなる
ことである。

これに関連する寄生トランジスタは、第３図（ａ）でい
うとｎ形のドレイン層８ｄと右側のオフセット拡散層６
．Ｐ形のウェル３ｄと半導体領域１．およびｎ形のソー
ス層８ｓと左側のオフセット拡散Ｎ６の間に形成される
ｎｐｎ形バイポーラトランジスタであり、そのベースで
あるウェル３ｄがゲート７の電位に影響されるものと考
えられる。第３図（Ｃ）はオフセット拡散層６の不純物
濃度を低めた場合の電界効果トランジスタＴｎの電圧・
電流特性であって、横軸はソースの接地状態でドレイン
に掛かる電圧Ｖｄ、縦紬はトランジスタを流れる電流■
で、特性上のパラメータはゲート電圧Ｖｇである０図の
ように、降伏電圧はゲート電圧Ｖｇが０のとき高いが、
ゲート電圧を増加すると減少し、あるゲート電圧で最小
値をとる。

このように寄生トランジスタが導通状態になって大電流
が流れるとドレイン層８ｄとウェル３ｄ間の接合等が破
壊するおそれがあるほか、オフセット拡散層６の不純物
濃度を折角下げてもそれによる耐圧値の向上効果が減殺
されることになる。

本発明ばかか、る問題点を解決して、オフセット拡散層
を備える電界効果トランジスタにおける接合破壊等のト
ラブル発生のおそれをなくし、その信頼性を向上するこ
とを目的とする。

〔課題を解決するための手段〕

本発明は、上述のようにウェル、ゲートおよび１対のソ
ース・ドレイン層のほかに、各ソース・ドレイン層を囲
みそれより低い不純物濃度をもつｌ対のオフセット拡散
層を備える電界効果トランジスタに対して、ウェルを基
板等からなる半導体領域の表面からそれと同し導電形で
かつそれよりも高い不純物濃度で拡散するとともに、そ
の拡散パターンを少なくとも一方のオフセット拡散層と
ゲート下で交叉させることによって上述の目的を達成す
るものである。

ただし、通例のようにゲートはウェル内の一部の表面上
に薄いゲート酸化膜を介して対向するよう配設され、ソ
ース・ドレイン層はゲートを間に挟んでウェルとは逆導
電形で拡散されるほか、各オフセット拡散層は周縁の一
部をゲート酸化膜の周縁部の下側に入り込ませるように
ウェルとは逆導電形で拡散され、ウェルのゲート酸化膜
下部の１対のオフセット層の周縁の相互間の表面にチャ
ネルが形成されるものとする。

〔作用〕

前述の従来技術の説明かられかるように、従来はウェル
の内部にそれと逆導電形のオフセット拡散層を１対作り
込んでいたのであるが、本発明では上記ｆｌＩ威にいう
ようにウェルの拡散パターンを少なくとも一方のオフセ
ット拡散層とゲートの下側で交叉させることによって、
ゲートの下側ではオフセット拡散層の周縁は逆導電形の
ウェルと接合するが、その周縁中の接合破壊が従来起こ
りやすかったその他の個所ではウェルと同し導電形の半
導体領域と接合させる。

従って、ウェルの拡散パターンと交叉するオフセット拡
散層はウェルおよび半導体領域と接合することになるが
、本発明では上記構成にいうようにウェルの方の不純物
濃度が半導体領域より高いので、オフセット拡散層のウ
ェルとの接合の降伏電圧の方が半導体領域との接合の降
伏電圧よりも必ず低くなる。

このため、本発明による電界効果トランジスタでは、過
電圧が掛かったときのオフセット拡散層の周縁における
降伏は常にウェルとの接合部分で起こり、半導体領域と
の接合部分つまり接合破壊が従来発生していた個所では
起こらなくなって、接合破壊のおそれをなくすことがで
きる。なお、オフセット拡散層とウェルとの接合の降伏
は必ずゲートの下側で起こるから、通常のチャネル部の
パンチスルーと同様にこの接合全体に亘って均一に起こ
り、過電圧が極端に大きくない限り最悪の接合破壊にま
で発展するおそれはない。

また、本発明により寄生トランジスタの影響を減殺でき
るのは次項に述べるとおりである。

〔実施例〕

以下、第１図と第２図を参照しながら本発明の実施例を
具体的に説明する。これらの図の前に説明した第３図と
対応する部分には同し符号が付されている。

第１図の第１実施例において、同図（ａ）の断面には低
圧論理回路用のｎチャネルおよびｐチャネル電界効果ト
ランジスタｔｎおよびｔｐと、本発明による高耐圧用の
ｎチャネル電界効果トランジスタＴ。

が示されている。半導体領域１はこれらトランジスタが
組み込まれる集積回路装置用のｐ形基板であり、その不
純物濃度は例えば１０１ｓ原子／　Ｃｄ程度とされる。

第３図と同様に低圧側の電界効果トランジスタ用に前述
のツインウェルとしてのｎ形のウェル２とＰ形のウェル
３が設けられ、例えば前者は１０′６原子／ｃｊの不純
物濃度で４μの深さに。

後者は５ｘｌＯ”原子／　ｃｊの不純物濃度で３−の深
さに拡散される。これらウェル２と３の周縁部にそれぞ
れｎ形とｐ形でチャネルストッパ層５と４が設けられる
のも従来と同じである。

この実施例でも、電界効果トランジスタＴｎ用のＰ形の
ウェル３ａは、上述のツインウェル中のｐ形のウェル３
と同し不純物濃度と深さで同時拡散され、これによって
半導体領域と同導電形であるがそれより高い不純物濃度
とされる。さらに、このウェル３ａの拡散パターンは、
第３図と比べればわかるように、本発明では従来よりか
なり狭い範囲とくにこの実施例では第１図（ロ）のよう
にゲート７とほぼ同し範囲内に限定される。

高耐圧電界効果トランジスタＴｎ用の１対のｎ形のオフ
セット拡散層６は、例えば５ｘｌＯ”原子／ｃｄＣｄ程
度るいは高耐圧を要する場合により低い不純物濃度で、
第１図０））に示すように本発明でも従来と同しパター
ンで設けられるが、上述のように拡散範囲が限定された
ウェル３ｄとの交叉範囲はゲート７の下側に限定される
。なお、かかるオフセット拡ｆｔｋＪｉ６やチャネルス
トッパＮ４と５は、例えば０．５−の深さに従来と同じ
く同時に熱拡散でき、この熱拡散の際にフィールド酸化
膜ｌＯが例えば１μの厚みで形威される。

以降は第３図と同し要領で第１図（ａ）に示す完成状態
とする。なお、本発明を実施する際の一例として、ゲー
ト酸化膜７ａを７５０人程度の厚みとし、ゲート７を０
．５４程度の厚みの多結晶シリコン膜で形威し、ｎ形の
ソース層８３およびドレイン層８ｄを１０”・原子／ｃ
ｊ程度の不純物濃度で０．５μ程度の深さに拡散し、眉
間絶縁１１１１を１−程度の厚みの燐シリケートガラス
膜等とし、接続膜２０を０．５−程度の厚みのアルミ膜
で形成するのがよい。

以上のように本発明による高耐圧電界効果トランジスタ
Ｔｎは、従来と同じく低圧用電界効果Ｉ・ランジスタｔ
ｎやｔｐ用の工程をそのまま利用しながら同じチップ内
に組み込める。しかし、従来とは異なり、そのオフセッ
ト拡散層６はウェル３ａだけでなく半導体領域ｌとも接
合し、ウェル３ａの不純物濃度が半導体領域１よりも高
く設定されているので、ウェル３ａとの接合の降伏電圧
が半導体領域１との接合の降伏電圧よりも必ず低くなり
、これは高耐圧化のためオフセット拡散層６の不純物濃
度を低めても変わることはない。

従って、本発明による電界効果トランジスタＴｎでは、
過電圧が掛かったときの降伏はゲート７の下側でウェル
３ａと接合するオフセット拡散層６の周縁のとくにゲー
ト酸化Ｍ７ａ下部分全体に亘って均一に起こり、従来接
合破壊が発生していたオフセット拡散層６の半導体領域
１と接合する周縁部では起こらなくなる。このため、本
発明の実施によって接合破壊の危険をなくすことができ
、かつオフセット拡散層６の不純物濃度を適宜に下げる
ことによって、電界効果トランジスタの耐圧値を従来の
６０Ｖ程度から１００Ｖないしそれ以上に向上すること
ができる。

第２図の本発明の第２実施例では、かかる効果のほかに
寄生トランジスタの影響を減殺できる。

この第２実施例では、電界効果トランジスタＴｎのウェ
ル３ｂの拡散パターンが第１実施例のウェル３ａよりも
広げられ、同図（ａ）、（ｂ）に示すように１対のオフ
セット拡散層６の内の一方、この例ではドレイン層８ｄ
と接続された方のオフセット拡散層６とのみゲート７の
下側で交叉される。

また、この電界効果トランジスタＴｎのウェル３ｂ内に
それと同じｐ形のウェル接続層３ｃが高不純物濃度で例
えば低圧側の電界効果トランジスタｔｐのソース・ドレ
イン層８と同時拡散され、これを介してウェル３ｂ従っ
て半導体領域１が接地される。

この状態で、ドレイン端子りから侵入する過電圧により
ドレイン層８ｄと半導体領域ｌとの間の接合が降伏した
とき、寄生トランジスタのベースである半導体領域１に
注入される正孔電流が接地されたウェル接続層３ｃの方
に側路されて、寄生トランジスタに対するベース電流で
ある正孔電流の注入効率が低下する。このため、寄生ト
ランジスタの導通条件に関してゲート７の電位がウェル
３ｂに与える影響が減少する。

第２図（Ｃ）はこの第２実施例による電界効果トランジ
スタＴｎの第３図（Ｃ）に対応する電圧・電流特性を示
す０図示のように、電界効果トランジスタＴｎの降伏電
圧はゲート電圧Ｖｇに関せずほぼ一定で、寄生トランジ
スタ効果が従来よりも大幅に減殺されていることがわか
る。

〔発明の効果〕

以上説明したとおり本発明では、通例のウェルとゲート
と１対のソース・ドレイン層のほかに、耐圧値を向上さ
せるため各ソース・ドレイン層を囲むそれより低い不純
物濃度の１対のオフセット拡散層を備える電界効果トラ
ンジスタに対して、集積回路装置の基板等の半導体領域
に同導電形のウェルをそれより高い不純物濃度で拡散し
、その拡散パターンを少なくとも一方のオフセット拡散
層とゲートの下側で交叉させることにより、電界効果ト
ランジスタに過電圧が掛かった時に降伏が起こる個所を
オフセット拡散層の周縁中のゲート下のチャネル形成面
に相当するウェルとの接合部に限定させ、オフセット拡
散層の周縁の接合破壊が従来発生しやすかった個所では
降伏が起こり得ないようにして、電界効果トランジスタ
内に接合破壊が発生するおそれをなくすことができ、さ
らにこの利点を利用してオフセット拡散層の不純物濃度
を低めることにより、電界効果トランジスタの耐圧値を
向上させることができる。

本発明による電界効果トランジスタは、低圧用電界効果
トランジスタを高集積化した論理回路部とともにその出
力回路部用の高耐圧トランジスタとして集積回路装置内
に組み込む際、そのウェルをいわゆるツインウェルと同
時に拡散しながら、低圧用電界効果トランジスタと共通
の工程で作り込むことができる。

さらには、ウェルの拡散パターンを一方のオフセット拡
散層とのみゲート下で交叉させる本発明の有利な実施態
様によれば、寄生トランジスタの悪影響をほぼ完全にな
くして、過電圧が侵入した時に電界効果トランジスタ内
に大きな短絡電流が流れる危険を減少させるとともに、
その耐圧値を一層向上させることができる。

本発明による電界効果トランジスタは、外部の負荷を直
接駆動する集積回路装置への組み込み用にとくに通し、
上述の特長を生かしながらこの種の集積回路装置の動作
信頼性を高め、出力回路の耐圧値を一層向上し、かつ経
済的な製作を可能にする著効を奏し得るものである。

【図面の簡単な説明】

第１図および第２図が本発明に関し、第１図は本発明に
よる電界効果トランジスタの第１実施例の断面図および
拡散パターン等の上面図、第２図は本発明の第２実施例
の断面図、拡散パターン等の上面図およびその電圧・電
流特性線図である。 第３図は従来技術による電界効果トランジスタを第２図
と同し要領で示す断面図、拡散パターン等の上面図およ
びその電圧・電流特性線図である。 これらの図において、

Claims (1)

【特許請求の範囲】
1. 一方の導電形の半導体領域の表面にそれより高い不純物
   濃度で拡散された一方の導電形のウェルと、ウェル内の
   一部の表面上に設けられた薄いゲート酸化膜と、ゲート
   酸化膜を介してウェルと対向するように配設されたゲー
   トと、ゲートを間に挟んで拡散された他方の導電形の１
   対のソース・ドレイン層と、各ソース・ドレイン層をそ
   れぞれ囲み周縁の一部をゲート酸化膜の周縁部の下側に
   入り込ませてソース・ドレイン層より低い不純物濃度で
   拡散された他方の導電形の１対のオフセット拡散層とを
   備え、ウェルの拡散パターンを少なくとも一方のオフセ
   ット拡散層とゲートの下側で交叉させ、ウェルのゲート
   酸化膜下部の１対のオフセット拡散層の周縁相互間をチ
   ャネル形成面としてなる電界効果トランジスタ。