JPH0317891A - コンピュータの動的メモリのリフレッシュ方式 - Google Patents
コンピュータの動的メモリのリフレッシュ方式Info
- Publication number
- JPH0317891A JPH0317891A JP1150465A JP15046589A JPH0317891A JP H0317891 A JPH0317891 A JP H0317891A JP 1150465 A JP1150465 A JP 1150465A JP 15046589 A JP15046589 A JP 15046589A JP H0317891 A JPH0317891 A JP H0317891A
- Authority
- JP
- Japan
- Prior art keywords
- refresh
- clock
- selector
- computer
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はパーソナルコンピュータのような小型コンピュ
ータにおける動的メモリのリフレッシュ方式に係り、特
に既存機種との互換性を保持した上でリフレッシュ時間
の低減を可能とするための改良に関する． ［発明の概要］ 動的主メモリ及び拡張バススロット等を有するコンピュ
ータにおいて、上記メモリ及び拡張バススロットのリフ
レッシュを切換えて行えるように構成することにより既
存機種との互換性があって、しかもリフレッシュ時間を
短縮できるようにしたものである． ［従来の技術コ 拡張バススロットを有するパーソナルコンピュータにお
いては、拡張バスに増設した動的メモリ（ＤＲＡＭ）に
対してリフレッシュのタイミング信号を供給しているも
のがある．第２図は従来のかかるコンピュータの一例を
示すものである．同図において，１は中央演算処理装置
（Ｃ Ｐ Ｕ）、２は動的主メモリ（メインボードのＤ
ＲＡＭ）、３は拡張バススロット、４はリフレッシュコ
ントローラ，５はアドレスバス切換用スイッチ回路、６
はアドレスバス、７はＣＰＵＩにクロックを供給するた
めのクロック発振器、８はリフレッシュコントローラ４
にリフレッシュの基本タイミング信号を供給するクロッ
ク発振器、９はリフレッシュコントローラ４にリフレッ
シュの周期を供給するためのクロック発振器である．こ
のクロックによりリフレッシュコントローラはＣＰＵに
対してバスのホールド要求信号を送出し、ＣＰＵからの
ホールド応答信号が戻ってきた時点でリフレッシュサイ
クルがスタートする．カウンタ４ａはこのクロックをカ
ウントし，そのカウント値に応じたリフレッシュアドレ
スを拡張バススロット３の動的メモリ及び動的主メモリ
に供給する．また、リフレッシュサイクルの各タイミン
グ信号（ＲＥＦ，ＭＲＤ）も同時に供給する． 上述したコンピュータにおいて、上記タイミング信号に
より動的主メモリ及び拡張バス上の動的メモリをリフレ
ッシュする訳であるが，この信号も拡張バススロットの
信号としてそのタイミングが規定されていることがある
．このため仮にＣＰＵｌが高速化したり、動的主メモリ
２が高性能なものになったとしても、リフレッシュのタ
イミングは従来の機種との互換性を保持するため旧来の
遅いタイミングとする必要がある． しかし最近のパーソナルコンピュータの高速化に伴いこ
のリフレッシュにかかる時間を減少させることが注目さ
れており、その方法としては次の方法がある． （イ）バスの空時間をみつけて行う方法（口）メモリを
ブロック化してアクセスとリフレッシュとを交互に行う
方法 （ハ）ＣＰＵにリフレッシュを行わせる方法［発明が解
決しようとする課題］ しかるに上記各方法はいずれも既存の機種との互換性を
保つものではない．またその方法を実施するための回路
変更も大規模なものとなり、実用性に乏しい． ［発明の目的］ 従って本発明の目的は既存機種との互換性も確保し，し
かも僅かな回路変更でリフレッシュ時間の減少を可能に
するコンピュータの動的メモリのリフレッシュ方式を提
供するにある． ［課題を解決するための手段］ 本発明は上記目的を達成するため、少なくとも中央演算
処理装置、動的主メモリ拡張バススロット及び上記中央
演算処理装置のリフレッシュの制御及び上記動的主メモ
リやバススロットへのリフレッシュを行うリフレッシュ
コントローラを備えたコンピュータにおいて、第１及び
第２のセレクターを設け、モード切換信号に応答して第
１のセレクターはリフレッシュコントローラに与えられ
るリフレッシュ基本クロックを異なる周波数のものに切
換え、第２のセレクターはリフレッシュ要求サイクルを
切換えることを要旨とする．［作用］ 第１及び第２のセレクターを切換えることによって既存
機種と互換性を保つことのできるリフレッシュの基本ク
ロック及びリフレッシュ要求サイクル．或いはリフレッ
シュ時間の減少化を計り得る基本クロック及びリフレッ
シュ要求サイクルを選択することができる。
ータにおける動的メモリのリフレッシュ方式に係り、特
に既存機種との互換性を保持した上でリフレッシュ時間
の低減を可能とするための改良に関する． ［発明の概要］ 動的主メモリ及び拡張バススロット等を有するコンピュ
ータにおいて、上記メモリ及び拡張バススロットのリフ
レッシュを切換えて行えるように構成することにより既
存機種との互換性があって、しかもリフレッシュ時間を
短縮できるようにしたものである． ［従来の技術コ 拡張バススロットを有するパーソナルコンピュータにお
いては、拡張バスに増設した動的メモリ（ＤＲＡＭ）に
対してリフレッシュのタイミング信号を供給しているも
のがある．第２図は従来のかかるコンピュータの一例を
示すものである．同図において，１は中央演算処理装置
（Ｃ Ｐ Ｕ）、２は動的主メモリ（メインボードのＤ
ＲＡＭ）、３は拡張バススロット、４はリフレッシュコ
ントローラ，５はアドレスバス切換用スイッチ回路、６
はアドレスバス、７はＣＰＵＩにクロックを供給するた
めのクロック発振器、８はリフレッシュコントローラ４
にリフレッシュの基本タイミング信号を供給するクロッ
ク発振器、９はリフレッシュコントローラ４にリフレッ
シュの周期を供給するためのクロック発振器である．こ
のクロックによりリフレッシュコントローラはＣＰＵに
対してバスのホールド要求信号を送出し、ＣＰＵからの
ホールド応答信号が戻ってきた時点でリフレッシュサイ
クルがスタートする．カウンタ４ａはこのクロックをカ
ウントし，そのカウント値に応じたリフレッシュアドレ
スを拡張バススロット３の動的メモリ及び動的主メモリ
に供給する．また、リフレッシュサイクルの各タイミン
グ信号（ＲＥＦ，ＭＲＤ）も同時に供給する． 上述したコンピュータにおいて、上記タイミング信号に
より動的主メモリ及び拡張バス上の動的メモリをリフレ
ッシュする訳であるが，この信号も拡張バススロットの
信号としてそのタイミングが規定されていることがある
．このため仮にＣＰＵｌが高速化したり、動的主メモリ
２が高性能なものになったとしても、リフレッシュのタ
イミングは従来の機種との互換性を保持するため旧来の
遅いタイミングとする必要がある． しかし最近のパーソナルコンピュータの高速化に伴いこ
のリフレッシュにかかる時間を減少させることが注目さ
れており、その方法としては次の方法がある． （イ）バスの空時間をみつけて行う方法（口）メモリを
ブロック化してアクセスとリフレッシュとを交互に行う
方法 （ハ）ＣＰＵにリフレッシュを行わせる方法［発明が解
決しようとする課題］ しかるに上記各方法はいずれも既存の機種との互換性を
保つものではない．またその方法を実施するための回路
変更も大規模なものとなり、実用性に乏しい． ［発明の目的］ 従って本発明の目的は既存機種との互換性も確保し，し
かも僅かな回路変更でリフレッシュ時間の減少を可能に
するコンピュータの動的メモリのリフレッシュ方式を提
供するにある． ［課題を解決するための手段］ 本発明は上記目的を達成するため、少なくとも中央演算
処理装置、動的主メモリ拡張バススロット及び上記中央
演算処理装置のリフレッシュの制御及び上記動的主メモ
リやバススロットへのリフレッシュを行うリフレッシュ
コントローラを備えたコンピュータにおいて、第１及び
第２のセレクターを設け、モード切換信号に応答して第
１のセレクターはリフレッシュコントローラに与えられ
るリフレッシュ基本クロックを異なる周波数のものに切
換え、第２のセレクターはリフレッシュ要求サイクルを
切換えることを要旨とする．［作用］ 第１及び第２のセレクターを切換えることによって既存
機種と互換性を保つことのできるリフレッシュの基本ク
ロック及びリフレッシュ要求サイクル．或いはリフレッ
シュ時間の減少化を計り得る基本クロック及びリフレッ
シュ要求サイクルを選択することができる。
［実施例］
以下図面に示す実施例を参照して本発明を説明する．第
１図は本発明によるコンピュータの動的メモリのリフレ
ッシュ方式の一実施例で，第２図と同一符号は同一又は
類似の回路を示す．同図において、第２図と相違する構
或は、第１及び第２のセレクタ−１０．１１、クロック
発振器１２並びにモード切換レジスタ１３を設けたこと
にある．第１のセレクタ−１０には、クロック発振器７
からのクロックＣＫ１（例えば１６ＭＨｚ）及びクロッ
ク発振器８からのクロックＧＫ．（例えば８Ｍ＆）が供
給されている．また第２のセレクタ−１１にはクロック
発振器９からのクロックＧＫ，（例えば６４ＫＨｚ（１
５． ６ μｓ） ）及びクロック発振器１２からの
クロックＧＫ．（例えば８ＫＨｚ（１２５μｓ） ）が
供給されている．モード切換レジスタ１３は第１及び第
２のセレクター１０．１１の切換動作をコントロールす
るもので、例えばソフトウェアにより拡張バススロット
の動的メモリ（ＤＲＡＭ）リフレッシュ時間に応じて与
えられる切換信号によって上記セレクターの切換えを行
う． 即ち，拡張バススロットにリフレッシュを必要とする増
設ボードがない場合、及び動的主メモリのスペック（ア
クセスタイム、フレッシュ要求タイミング）がわかって
いる場合で、このような条件が確定した場合、その情報
によってモード切換レジスタ１３を設定し、リフレッシ
ュ時間の低減を計り得るようなクロックを選択すべく、
第１及び第２のセレクタ−１０．１１の切換えを行う．
例えば、第１のセレクタ−１０はリフレッシュコントロ
ーラ４の基本クロックを切換えるもので，仮にクロック
ＣＫ２からＣＰＵクロックＣＫ１に切換えることにより
，リフレッシュのサイクルスピードは２倍となり、リフ
レッシュ時間は逆に１／２に低減される．この場合、前
述したようにＣＰＵクＯックＧＫ，が１６Ｍ＆、ＧＫ，
が既存のＣＰＵクロックで８ＭＨｚとすれば、既存機種
との互換性は確保される。
１図は本発明によるコンピュータの動的メモリのリフレ
ッシュ方式の一実施例で，第２図と同一符号は同一又は
類似の回路を示す．同図において、第２図と相違する構
或は、第１及び第２のセレクタ−１０．１１、クロック
発振器１２並びにモード切換レジスタ１３を設けたこと
にある．第１のセレクタ−１０には、クロック発振器７
からのクロックＣＫ１（例えば１６ＭＨｚ）及びクロッ
ク発振器８からのクロックＧＫ．（例えば８Ｍ＆）が供
給されている．また第２のセレクタ−１１にはクロック
発振器９からのクロックＧＫ，（例えば６４ＫＨｚ（１
５． ６ μｓ） ）及びクロック発振器１２からの
クロックＧＫ．（例えば８ＫＨｚ（１２５μｓ） ）が
供給されている．モード切換レジスタ１３は第１及び第
２のセレクター１０．１１の切換動作をコントロールす
るもので、例えばソフトウェアにより拡張バススロット
の動的メモリ（ＤＲＡＭ）リフレッシュ時間に応じて与
えられる切換信号によって上記セレクターの切換えを行
う． 即ち，拡張バススロットにリフレッシュを必要とする増
設ボードがない場合、及び動的主メモリのスペック（ア
クセスタイム、フレッシュ要求タイミング）がわかって
いる場合で、このような条件が確定した場合、その情報
によってモード切換レジスタ１３を設定し、リフレッシ
ュ時間の低減を計り得るようなクロックを選択すべく、
第１及び第２のセレクタ−１０．１１の切換えを行う．
例えば、第１のセレクタ−１０はリフレッシュコントロ
ーラ４の基本クロックを切換えるもので，仮にクロック
ＣＫ２からＣＰＵクロックＣＫ１に切換えることにより
，リフレッシュのサイクルスピードは２倍となり、リフ
レッシュ時間は逆に１／２に低減される．この場合、前
述したようにＣＰＵクＯックＧＫ，が１６Ｍ＆、ＧＫ，
が既存のＣＰＵクロックで８ＭＨｚとすれば、既存機種
との互換性は確保される。
第２のセレクタ−１１は、例えば，主メモリに使用され
ている動的メモリのリフレッシュ要求サイクルのタイミ
ングが５／２アドレス７８ｍｓｅｃ（１５．６μｓ）で
あれば、クロツクＧＫ，を選択し、リフレッシュ低減化
のため５／２アドレス／６４ｍｓｅｃ（１２５μｓ）の
リフレッシュ要求サイクルの仕様の動的メモリのみで主
メモリを構成している場合はクロックＧＫ．を選択する
と、リフレッシュの回数は１／８に低減される．なお、
クロックＣＫ１はＣＰＵ専用のものではなくて別途に設
けたクロック発振器から得るようにしてもよく、またモ
ード切換レジスタはソフトウエアにより作動されるもの
に限定されるものではない． ［発明の効果］ 以上説明したように本発明によれば、既存機種との互換
性を保持したままで、簡単な構或の付加により動的メモ
リのリフレッシュ時間の低減化が可能となり，しかもＣ
ＰＵの高速化や動的メモリ（ＤＲＡＭ）の高性能化等の
今後の技術の流れに合わせた対応をとることができ，特
にパーソナルコンピュータ等の小型コンピュータに適用
して効果大である．
ている動的メモリのリフレッシュ要求サイクルのタイミ
ングが５／２アドレス７８ｍｓｅｃ（１５．６μｓ）で
あれば、クロツクＧＫ，を選択し、リフレッシュ低減化
のため５／２アドレス／６４ｍｓｅｃ（１２５μｓ）の
リフレッシュ要求サイクルの仕様の動的メモリのみで主
メモリを構成している場合はクロックＧＫ．を選択する
と、リフレッシュの回数は１／８に低減される．なお、
クロックＣＫ１はＣＰＵ専用のものではなくて別途に設
けたクロック発振器から得るようにしてもよく、またモ
ード切換レジスタはソフトウエアにより作動されるもの
に限定されるものではない． ［発明の効果］ 以上説明したように本発明によれば、既存機種との互換
性を保持したままで、簡単な構或の付加により動的メモ
リのリフレッシュ時間の低減化が可能となり，しかもＣ
ＰＵの高速化や動的メモリ（ＤＲＡＭ）の高性能化等の
今後の技術の流れに合わせた対応をとることができ，特
にパーソナルコンピュータ等の小型コンピュータに適用
して効果大である．
Claims (1)
- 少なくとも中央演算処理装置、動的主メモリ拡張バス
スロット及び上記中央演算処理装置のリフレッシュの制
御及び上記動的主メモリやバススロットへのリフレッシ
ュを行うリフレッシュコントローラを備えたコンピュー
タにおいて、第１及び第２のセレクターを設け、モード
切換信号に応答して第１のセレクターはリフレッシュコ
ントローラに与えられるリフレッシュ基本クロックを異
なる周波数のものに切換え、第２のセレクターはリフレ
ッシュ要求サイクルを切換えることを特徴とするコンピ
ュータの動的メモリのリフレッシュ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1150465A JPH0317891A (ja) | 1989-06-15 | 1989-06-15 | コンピュータの動的メモリのリフレッシュ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1150465A JPH0317891A (ja) | 1989-06-15 | 1989-06-15 | コンピュータの動的メモリのリフレッシュ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0317891A true JPH0317891A (ja) | 1991-01-25 |
Family
ID=15497512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1150465A Pending JPH0317891A (ja) | 1989-06-15 | 1989-06-15 | コンピュータの動的メモリのリフレッシュ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0317891A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06225914A (ja) * | 1993-02-04 | 1994-08-16 | Mitsuo Yanagisawa | 携行型介護入浴バス |
| US7017064B2 (en) * | 2001-05-09 | 2006-03-21 | Mosaid Technologies, Inc. | Calculating apparatus having a plurality of stages |
| JP2006216224A (ja) * | 2005-02-04 | 2006-08-17 | Stmicroelectronics Sa | 携帯端末用ダイナミックメモリ |
-
1989
- 1989-06-15 JP JP1150465A patent/JPH0317891A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06225914A (ja) * | 1993-02-04 | 1994-08-16 | Mitsuo Yanagisawa | 携行型介護入浴バス |
| US7017064B2 (en) * | 2001-05-09 | 2006-03-21 | Mosaid Technologies, Inc. | Calculating apparatus having a plurality of stages |
| US7694045B2 (en) | 2001-05-09 | 2010-04-06 | Terence Neil Thomas | Methods and apparatus for pipeline processing of encryption data |
| US7814244B2 (en) | 2001-05-09 | 2010-10-12 | Terence Neil Thomas | Calculating apparatus having a plurality of stages |
| US7895460B2 (en) | 2001-05-09 | 2011-02-22 | SAtech Group, A.B. Limited Liability Company | Serially connected processing elements having forward and reverse processing time intervals |
| JP2006216224A (ja) * | 2005-02-04 | 2006-08-17 | Stmicroelectronics Sa | 携帯端末用ダイナミックメモリ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5491814A (en) | Apparatus using a state machine for generating selectable clock frequencies and a fixed frequency for operating a computer bus | |
| US5159676A (en) | Semi-smart DRAM controller IC to provide a pseudo-cache mode of operation using standard page mode draws | |
| JPH10289151A (ja) | プロセッサおよびメモリモジュールのためのシステム信号方式 | |
| JPH0772877B2 (ja) | ダイナミックメモリシステムのタイミングを動的に設定するデータ処理装置 | |
| JPS62149099A (ja) | メモリアクセス制御回路 | |
| US6597615B2 (en) | Refresh control for semiconductor memory device | |
| KR20220066662A (ko) | 인메모리 연산을 수행하는 반도체 장치 | |
| JPS6045828A (ja) | シングルチツプマイコン | |
| JPH0317891A (ja) | コンピュータの動的メモリのリフレッシュ方式 | |
| JPH04255043A (ja) | 改良された外部メモリアクセス制御システム | |
| JPH08272733A (ja) | Ｄｍａコントローラ | |
| KR100567826B1 (ko) | 이종 메모리의 카스 레이턴시와 주파수를 설정하는 방법및 장치 | |
| JPH09312094A (ja) | リフレッシュ制御システム | |
| JPH01243147A (ja) | バッファ記憶装置 | |
| JPH07129462A (ja) | メモリ制御装置 | |
| JPS6313193A (ja) | 半導体記憶装置 | |
| JP3389152B2 (ja) | Ｄｒａｍ制御回路 | |
| JPH10333977A (ja) | マイクロコントローラ装置 | |
| JPH05189356A (ja) | メモリ制御装置 | |
| JPH08212134A (ja) | 半導体集積回路及び半導体集積回路の消費電力低減方法 | |
| JP3674670B2 (ja) | バス制御装置及び半導体装置 | |
| JP3061810B2 (ja) | ダイナミツクｒａｍリフレツシユ制御方式 | |
| JPS63257995A (ja) | リフレツシユ制御回路 | |
| JPH1049437A (ja) | ダイナミックｒａｍ制御装置 | |
| JPH06223205A (ja) | データ処理装置 |