JPH03180890A - マトリクス型表示装置のデータドライバ - Google Patents
マトリクス型表示装置のデータドライバInfo
- Publication number
- JPH03180890A JPH03180890A JP31899289A JP31899289A JPH03180890A JP H03180890 A JPH03180890 A JP H03180890A JP 31899289 A JP31899289 A JP 31899289A JP 31899289 A JP31899289 A JP 31899289A JP H03180890 A JPH03180890 A JP H03180890A
- Authority
- JP
- Japan
- Prior art keywords
- data
- shift
- sampling
- sample
- sampling mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Digital Computer Display Output (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
表示パネルのデータバスにデータ電圧を印加するマトリ
クス型表示装置のデータドライバに関し、同時サンプリ
ングモードと順次サンプリングモードとの切替えを可能
とし、且つ経済的なデータドライバを提供することを目
的とし、 データバスとスキャンバスとを直交して配置したマトリ
クス型表示パネルの前記データバスにデータ電圧を印加
するマトリクス型表示装置のデータドライバに於いて、
前記データバス対応に表示データをサンプリングして、
該データバスにデータ電圧を印加するサンプルホールド
回路と、該サンプルホールド回路にサンプリングパルス
を印加する複数個のシフトレジスタと、該複数個のシフ
トレジスタに、それぞれ同一位相のシフトクロック信号
を加えて同時サンプリングモードとするか或いはそれぞ
れ異なる位相のシフトクロック信号を加えて順次サンプ
リングモードとするかを選択する選択回路とを備えて構
成した。
クス型表示装置のデータドライバに関し、同時サンプリ
ングモードと順次サンプリングモードとの切替えを可能
とし、且つ経済的なデータドライバを提供することを目
的とし、 データバスとスキャンバスとを直交して配置したマトリ
クス型表示パネルの前記データバスにデータ電圧を印加
するマトリクス型表示装置のデータドライバに於いて、
前記データバス対応に表示データをサンプリングして、
該データバスにデータ電圧を印加するサンプルホールド
回路と、該サンプルホールド回路にサンプリングパルス
を印加する複数個のシフトレジスタと、該複数個のシフ
トレジスタに、それぞれ同一位相のシフトクロック信号
を加えて同時サンプリングモードとするか或いはそれぞ
れ異なる位相のシフトクロック信号を加えて順次サンプ
リングモードとするかを選択する選択回路とを備えて構
成した。
本発明は、表示パネルのデータバスにデータ電圧を印加
するマトリクス型表示装置のデータドライバに関するも
のである。
するマトリクス型表示装置のデータドライバに関するも
のである。
マトリクス型表示パネルは、データバスとスキャンバス
とを直交配置したものであり、表示媒体として、データ
バスとスキャンバスとの交点に液晶を介在させた液晶表
示パネルが一般的である。
とを直交配置したものであり、表示媒体として、データ
バスとスキャンバスとの交点に液晶を介在させた液晶表
示パネルが一般的である。
又薄膜トランジスタ等のスイッチング素子を、データバ
スとスキャンバスとの交点に設けたアクティブマトリク
ス型と、そのようなスイッチング素子を設けない単純マ
トリクス型とがあり、又カラーフィルタを設けて、フル
カラー表示を可能としたt!戒も知られている。
スとスキャンバスとの交点に設けたアクティブマトリク
ス型と、そのようなスイッチング素子を設けない単純マ
トリクス型とがあり、又カラーフィルタを設けて、フル
カラー表示を可能としたt!戒も知られている。
このようなマトリクス型表示パネルは薄型であるから、
小型のカラーテレビ受像機やバーツルコンピュータ等の
表示装置に適用されている。又フルカラーのビデオプロ
ジェクタとして開発が進められている。
小型のカラーテレビ受像機やバーツルコンピュータ等の
表示装置に適用されている。又フルカラーのビデオプロ
ジェクタとして開発が進められている。
従って、マトリクス型表示パネルを駆動する為のデータ
ドライバは、各種の用途に対応できることが要望されて
いる。
ドライバは、各種の用途に対応できることが要望されて
いる。
〔従来の技術]
従来例のマトリクス型表示装置のデータドライバは、例
えば、第8図に示すように、サンプルホールド回路54
とシフトレジスタ55とから構成され、サンプルホール
ド回路54は、サンプリングスイッチ56と、サンプリ
ングコンデンサ57と、バッファ増幅器58とから構成
されている。
えば、第8図に示すように、サンプルホールド回路54
とシフトレジスタ55とから構成され、サンプルホール
ド回路54は、サンプリングスイッチ56と、サンプリ
ングコンデンサ57と、バッファ増幅器58とから構成
されている。
又マトリクス型表示パネル53は、直交配置されたデー
タバス51とスキャンバス52との交点に液晶等の表示
媒体が介在されて構成され、スキャンドライバ59から
順次スキャンバス52にスキャン電圧が印加される。
タバス51とスキャンバス52との交点に液晶等の表示
媒体が介在されて構成され、スキャンドライバ59から
順次スキャンバス52にスキャン電圧が印加される。
又表示データとして、R(赤)、G(緑)、B(青)の
信号が入力される場合を示し、表示データの同期信号に
同期してシフトデータS■がシフトレジスタ55に加え
られ、シフトクロック信号CLKにより順次シフトされ
て、シフトレジスタ55の各段からサンプリングパルス
として出力される。サンプリングスイッチ56は、この
サンプリングパルスによってオンとなり、表示データは
サンプリングコンデンサ57に加えられて、サンプルホ
ールドされる。このサンプルホールドされた電圧は、バ
ッファ増幅器58を介してデータバス51にデータ電圧
として印加される。
信号が入力される場合を示し、表示データの同期信号に
同期してシフトデータS■がシフトレジスタ55に加え
られ、シフトクロック信号CLKにより順次シフトされ
て、シフトレジスタ55の各段からサンプリングパルス
として出力される。サンプリングスイッチ56は、この
サンプリングパルスによってオンとなり、表示データは
サンプリングコンデンサ57に加えられて、サンプルホ
ールドされる。このサンプルホールドされた電圧は、バ
ッファ増幅器58を介してデータバス51にデータ電圧
として印加される。
このデータ電圧が印加されるデータバス51と、スキャ
ン電圧が印加されるスキャンバス52との交点の表示セ
ルの組合せにより、画像や文字が表示される。
ン電圧が印加されるスキャンバス52との交点の表示セ
ルの組合せにより、画像や文字が表示される。
第9図はサンプリング動作説明図であり、カラービデオ
信号等の複合映像信号から分離されたアナログのR,G
、B信号を順次サンプリングする場合を示し、°“l“
°のシフトデータSIがシフトクロック信号CLKによ
り順次シフトされて、シフトレジスタ55の各段の出力
信号31.S2゜33、 ・・・が“1°゛となるこ
とにより、R,G。
信号等の複合映像信号から分離されたアナログのR,G
、B信号を順次サンプリングする場合を示し、°“l“
°のシフトデータSIがシフトクロック信号CLKによ
り順次シフトされて、シフトレジスタ55の各段の出力
信号31.S2゜33、 ・・・が“1°゛となるこ
とにより、R,G。
B信号の丸印のレベルがサンプルホールドされることに
なる。
なる。
第10図は複合映像信号から同期信号SYNとR,G、
Bの輝度信号とに分離された場合を示し、R,G、B信
号は同一レベルで示しであるが、輝度に対応したレベル
となるものである。又同一レベルのR,G、B信号が同
時に得られる場合、即ち、R十〇+Bで示す場合は白色
表示となる。このようなR,G、B信号を順次サンプリ
ングする場合、波形の伝送歪により正しいサンプルホー
ルド出力信号が得られない場合がある。
Bの輝度信号とに分離された場合を示し、R,G、B信
号は同一レベルで示しであるが、輝度に対応したレベル
となるものである。又同一レベルのR,G、B信号が同
時に得られる場合、即ち、R十〇+Bで示す場合は白色
表示となる。このようなR,G、B信号を順次サンプリ
ングする場合、波形の伝送歪により正しいサンプルホー
ルド出力信号が得られない場合がある。
例えば、第11図に示すように、RGBで示す信号を、
シフトレジスタ55の出力信号si、s2、S3により
時刻t1.t2.t3に於いてサンプリングした場合、
それぞれ所定のレベルのサンプルホールド出力信号を得
ることができるが、伝送経路の静電容量等によりRGB
’で示す波形のように波形なまりが生じると、時刻L
1に於けるサンプルホールド出力信号は、波形なまりが
生じないRGB信号の場合に比較してレベルが低くなる
。例えば、時刻t1でR信号、時刻t2でG信号、時刻
t3でB信号をサンプルホールドする場合、R信号のサ
ンプルホールド出力信号のレベルが低くなり、正しいカ
ラー表示ができないことになる。
シフトレジスタ55の出力信号si、s2、S3により
時刻t1.t2.t3に於いてサンプリングした場合、
それぞれ所定のレベルのサンプルホールド出力信号を得
ることができるが、伝送経路の静電容量等によりRGB
’で示す波形のように波形なまりが生じると、時刻L
1に於けるサンプルホールド出力信号は、波形なまりが
生じないRGB信号の場合に比較してレベルが低くなる
。例えば、時刻t1でR信号、時刻t2でG信号、時刻
t3でB信号をサンプルホールドする場合、R信号のサ
ンプルホールド出力信号のレベルが低くなり、正しいカ
ラー表示ができないことになる。
そこで、従来は、R,G、 B信号を同時にサンプリン
グする構成が用いられている。即ち、RGB°信号のよ
うな波形なまりが生じた信号に対して、時刻t2のよう
に所定レベルとなった時刻に於いて、R,G、B信号を
同時にサンプルホールドするものである。
グする構成が用いられている。即ち、RGB°信号のよ
うな波形なまりが生じた信号に対して、時刻t2のよう
に所定レベルとなった時刻に於いて、R,G、B信号を
同時にサンプルホールドするものである。
従来例のマトリクス型表示装置のデータドライバに於い
ては、順次サンプリングか同時サンプリングかの何れか
一方の構成を有するものであり、順次サンプリング方式
のデータドライバに於いては、前述のように、波形なま
りにより正確なサンプルホールド出力信号を得ることが
困難であり、又同時サンプリング方式のデータドライバ
に於いては、サンプリング間隔が長くなることから、白
黒等の2色表示の場合には、解像度が低くなる欠点があ
る。
ては、順次サンプリングか同時サンプリングかの何れか
一方の構成を有するものであり、順次サンプリング方式
のデータドライバに於いては、前述のように、波形なま
りにより正確なサンプルホールド出力信号を得ることが
困難であり、又同時サンプリング方式のデータドライバ
に於いては、サンプリング間隔が長くなることから、白
黒等の2色表示の場合には、解像度が低くなる欠点があ
る。
又マトリクス型表示パネル53の表示容量を増大するに
伴ってデータバス51の本数が増大し、シフトレジスタ
55のシフトクロック信号CLKの周波数を高くする必
要がある。しかし、その周波数を高くするにも限度があ
るから、データドライバにより駆動できるマトリクス型
表示パネルの表示容量にも限度が生じる欠点があった。
伴ってデータバス51の本数が増大し、シフトレジスタ
55のシフトクロック信号CLKの周波数を高くする必
要がある。しかし、その周波数を高くするにも限度があ
るから、データドライバにより駆動できるマトリクス型
表示パネルの表示容量にも限度が生じる欠点があった。
本発明は、同時サンプリングモードと順次サンプリング
モードとの切替えを可能とし、且つ経済的なデータドラ
イバを提供することを目的とするものである。
モードとの切替えを可能とし、且つ経済的なデータドラ
イバを提供することを目的とするものである。
本発明のマトリクス型表示装置のデータドライバは、複
数個のシフトレジスタを設けたものであり、第1図を参
照して説明する。
数個のシフトレジスタを設けたものであり、第1図を参
照して説明する。
データバス1とスキャンバス2とを直交して配置したマ
トリクス型表示パネル3のデータバスlにデータ電圧を
印加するマトリクス型表示装置のデータドライバに於い
て、データバス1対応に表示データをサンプリングして
該データバスlにデータ電圧を印加するサンプルホール
ド回路4と、このサンプルホールド回路4にサンプルパ
ルスを印加する複数個のシフトレジスタ5−1〜5−n
と、この複数個のシフトレジスタ5−1〜5−nに、そ
れぞれ同一位相のシフトクロック信号を加えて同時サン
プリングモードとするか或いはそれぞれ異なる位相のシ
フトクロック信号を加えて順次サンプリングモードとす
るかを選択する選択回路6とを備えており、7はスキャ
ンバス2を順次選択してスキャン電圧を印加するスキャ
ンドライバ ある。
トリクス型表示パネル3のデータバスlにデータ電圧を
印加するマトリクス型表示装置のデータドライバに於い
て、データバス1対応に表示データをサンプリングして
該データバスlにデータ電圧を印加するサンプルホール
ド回路4と、このサンプルホールド回路4にサンプルパ
ルスを印加する複数個のシフトレジスタ5−1〜5−n
と、この複数個のシフトレジスタ5−1〜5−nに、そ
れぞれ同一位相のシフトクロック信号を加えて同時サン
プリングモードとするか或いはそれぞれ異なる位相のシ
フトクロック信号を加えて順次サンプリングモードとす
るかを選択する選択回路6とを備えており、7はスキャ
ンバス2を順次選択してスキャン電圧を印加するスキャ
ンドライバ ある。
選択回路6により複数個のシフトレジスタ5−1〜5−
nに同−位相或いはそれぞれ異なる位相のシフトクロッ
ク信号を選択して加えるものであり、又複数個のシフト
レジスタ5−1〜5−nの各段の出力信号がサンプルホ
ールド回路4にサンプリングパルスとして加えられ、表
示データがサンプリングされ、ホールド出力信号がデー
タ電圧としてマトリクス型表示パネル3のデータバス1
に印加される。
nに同−位相或いはそれぞれ異なる位相のシフトクロッ
ク信号を選択して加えるものであり、又複数個のシフト
レジスタ5−1〜5−nの各段の出力信号がサンプルホ
ールド回路4にサンプリングパルスとして加えられ、表
示データがサンプリングされ、ホールド出力信号がデー
タ電圧としてマトリクス型表示パネル3のデータバス1
に印加される。
各シフトレジスタ5−1〜5−nは、1個のシフトレジ
スタを用いた従来例に比較して、1 / nの周波数の
シフトクロック信号で動作すれば良いことになるから、
表示容量の大きいマトリクス型表示パネル3に対するデ
ータドライバを容易に構成することができる。
スタを用いた従来例に比較して、1 / nの周波数の
シフトクロック信号で動作すれば良いことになるから、
表示容量の大きいマトリクス型表示パネル3に対するデ
ータドライバを容易に構成することができる。
又複数個のシフトレジスタ5−1〜5−nに同一位相の
シフトクロツタ信号を加えた場合には、複数個のシフト
レジスタ5−1〜5−nの各段の出力信号は同一位相と
なるから、サンプルホールド回路4に於いて表示データ
を同時にサンプリングすることができる。即ち、同時サ
ンプリングモードとすることができる。又複数個のシフ
トレジスタ5−1〜5−nにそれぞれ異なる位相のシフ
トクロック信号を加えると、複数個のシフトレジスタ5
−1〜5−nの各段の出力信号は異なる位相となるから
、サンプルホールド回路4に於いて表示データを順次サ
ンプリングすることができる。
シフトクロツタ信号を加えた場合には、複数個のシフト
レジスタ5−1〜5−nの各段の出力信号は同一位相と
なるから、サンプルホールド回路4に於いて表示データ
を同時にサンプリングすることができる。即ち、同時サ
ンプリングモードとすることができる。又複数個のシフ
トレジスタ5−1〜5−nにそれぞれ異なる位相のシフ
トクロック信号を加えると、複数個のシフトレジスタ5
−1〜5−nの各段の出力信号は異なる位相となるから
、サンプルホールド回路4に於いて表示データを順次サ
ンプリングすることができる。
即ち、順次サンプリングモードとなる。従って、選択回
路6によりシフトクロック信号を選択して複数個のシフ
トレジスタ5−1〜5−nに加えることにより、同時サ
ンプリングモードと順次サンプリングモードとの何れか
一方のモードで表示データをサンプリングして、データ
バス1にデータ電圧を印加することができる。
路6によりシフトクロック信号を選択して複数個のシフ
トレジスタ5−1〜5−nに加えることにより、同時サ
ンプリングモードと順次サンプリングモードとの何れか
一方のモードで表示データをサンプリングして、データ
バス1にデータ電圧を印加することができる。
以下図面を参照して本発明の実施例について詳細に説明
する。
する。
第2図は本発明の一実施例の要部ブロック図であり、1
1はデータバス、12はスキャンバス、13はマトリク
ス型表示パネル、14はサンプルホールド回路、15−
1〜15−3はシフトレジスタ、16はシフトクロック
信号CLKI〜CLK3を選択する選択回路、17はス
キャンドライバ、SWI〜SWmはトランジスタ等から
なるサンプリングスイッチ、01〜Cmはサンプリング
コンデンサ、BFI〜BFmはバッファ増幅器である。
1はデータバス、12はスキャンバス、13はマトリク
ス型表示パネル、14はサンプルホールド回路、15−
1〜15−3はシフトレジスタ、16はシフトクロック
信号CLKI〜CLK3を選択する選択回路、17はス
キャンドライバ、SWI〜SWmはトランジスタ等から
なるサンプリングスイッチ、01〜Cmはサンプリング
コンデンサ、BFI〜BFmはバッファ増幅器である。
この実施例は、R,G、、B信号対応にシフトレジスタ
15−1〜15−3を設けた場合を示し、各シフトレジ
スタ15−1〜15−3は、m/3段構戒構成のである
。又マトリクス型表示パネル13は、m本のデータバス
11とに本のスキャンバス12とからなり、mXkの表
示セルが構成され、R,G、Bのカラーフィルタが設け
られた例えばアクティブマトリクス型液晶表示パネルと
することができる。
15−1〜15−3を設けた場合を示し、各シフトレジ
スタ15−1〜15−3は、m/3段構戒構成のである
。又マトリクス型表示パネル13は、m本のデータバス
11とに本のスキャンバス12とからなり、mXkの表
示セルが構成され、R,G、Bのカラーフィルタが設け
られた例えばアクティブマトリクス型液晶表示パネルと
することができる。
スキャンドライバ17は、表示データの同期信号に同期
してに本のスキャンバス12を順次選択してスキャン電
圧を印加する構成を有し、そのスキャン電圧に同期して
サンプルホールド回路14からm本のデータバス11に
同時に表示データに対応したデータ電圧が印加される。
してに本のスキャンバス12を順次選択してスキャン電
圧を印加する構成を有し、そのスキャン電圧に同期して
サンプルホールド回路14からm本のデータバス11に
同時に表示データに対応したデータ電圧が印加される。
このサンプルホールド回路14は、シフトレジスタ15
−1〜15−3の出力信号により駆動されるトランジス
タ等からなるサンプリングスイッチSW1−3Wmと、
サンプルホールドする為のサンプリングコンデンサC1
−Cmと、データ電圧を出力するバッファ増幅器BFI
〜BFmとから構成されている。
−1〜15−3の出力信号により駆動されるトランジス
タ等からなるサンプリングスイッチSW1−3Wmと、
サンプルホールドする為のサンプリングコンデンサC1
−Cmと、データ電圧を出力するバッファ増幅器BFI
〜BFmとから構成されている。
又シフトレジスタ15−1〜15−3は、表示データの
同期信号に同期したシフトデータSlをシフトクロック
信号に従ってシフトし、各段の出力信号をサンプリング
パルスとしてサンプルホールド回路14のサンプリング
スイッチSWI〜SWmに加えるものであり、例えば、
シフトレジスタ15−1の1段目の出力信号はサンプリ
ングスイッチSW1.2段目の出力信号はサンプリング
スイッチSW4.3段目の出力信号はサンプリングスイ
ッチSW7 (図示を省略)、・・・、終段のm/3段
目の出力信号はサンプリングスイッチSWm−2にそれ
ぞれ加えられ、又シフトレジスタ15−2の1段目の出
力信号はサンプリングスイッチSW2.2段目の出力信
号はサンプリングスイッチSW5 (図示を省略)、・
・・終段のm/3段目の出力信号はサンプリングスイッ
チSWm−1にそれぞれ加えられる。又シフトレジスタ
15−3の1段目の出力信号はサンプリングスイッチS
W3. ・・・、終段のm/3段目の出力信号はサン
プリングスイッチSWmにそれぞれ加えられる。
同期信号に同期したシフトデータSlをシフトクロック
信号に従ってシフトし、各段の出力信号をサンプリング
パルスとしてサンプルホールド回路14のサンプリング
スイッチSWI〜SWmに加えるものであり、例えば、
シフトレジスタ15−1の1段目の出力信号はサンプリ
ングスイッチSW1.2段目の出力信号はサンプリング
スイッチSW4.3段目の出力信号はサンプリングスイ
ッチSW7 (図示を省略)、・・・、終段のm/3段
目の出力信号はサンプリングスイッチSWm−2にそれ
ぞれ加えられ、又シフトレジスタ15−2の1段目の出
力信号はサンプリングスイッチSW2.2段目の出力信
号はサンプリングスイッチSW5 (図示を省略)、・
・・終段のm/3段目の出力信号はサンプリングスイッ
チSWm−1にそれぞれ加えられる。又シフトレジスタ
15−3の1段目の出力信号はサンプリングスイッチS
W3. ・・・、終段のm/3段目の出力信号はサン
プリングスイッチSWmにそれぞれ加えられる。
又選択回路16にそれぞれ位相が異なるシフトクロック
信号CLK1〜CLK3が入力され、その中の一つの例
えばシフトクロック信号CLK 1を選択して各シフト
レジスタ15−1〜15−3に加えると、各シフトレジ
スタ15−l〜15−3の対応する各段の出力信号は同
一位相となり、例えば、最初のシフトクロック信号CL
K 1により、各シフトレジスタ15−1−15−3の
1段目の出力信号がサンプリングスイッチSWI、SW
2.SW3に加えられて同時にオンとなり、R2O,B
信号が同時にサンプリングされて、サンプリングコンデ
ンサC1,C2,C3によりホールドされ、次のシフト
クロック信号CLK 1が加えられると、各シフトレジ
スタ15−1−15−3の2段目の出力信号がサンプリ
ングスイッチSW4、SW5.SW6 (図示せず)に
加えられて同時にオンとなる。従って、同時サンプリン
グモードとなる。
信号CLK1〜CLK3が入力され、その中の一つの例
えばシフトクロック信号CLK 1を選択して各シフト
レジスタ15−1〜15−3に加えると、各シフトレジ
スタ15−l〜15−3の対応する各段の出力信号は同
一位相となり、例えば、最初のシフトクロック信号CL
K 1により、各シフトレジスタ15−1−15−3の
1段目の出力信号がサンプリングスイッチSWI、SW
2.SW3に加えられて同時にオンとなり、R2O,B
信号が同時にサンプリングされて、サンプリングコンデ
ンサC1,C2,C3によりホールドされ、次のシフト
クロック信号CLK 1が加えられると、各シフトレジ
スタ15−1−15−3の2段目の出力信号がサンプリ
ングスイッチSW4、SW5.SW6 (図示せず)に
加えられて同時にオンとなる。従って、同時サンプリン
グモードとなる。
又選択回路16によりシフトクロック信号CLK1〜C
LK3をそれぞれシフトレジスタ15−1〜15−3に
加えると、各シフトレジスタ15−1−15−3の対応
する各段の出力信号は異なる位相となり、例えば、最初
のシフトクロック信号CLKI〜CLK3が順次シフト
レジスタ15−l〜15−3に加えられると、順次シフ
トレジスタ15−1〜15−3の1段目の出力信号がサ
ンプリングスイッチSWI〜SW3に加えられ、R信号
がサンプリングスイッチSW1によりサンプリングされ
、次にG信号がサンプリングスイッチSW2によりサン
プリングされ、次にB信号がサンプリングスイッチSW
3によりサンプリングされ、それぞれ異なる位相で順次
サンプリングされる。即ち、順次サンプリングモードと
なる。
LK3をそれぞれシフトレジスタ15−1〜15−3に
加えると、各シフトレジスタ15−1−15−3の対応
する各段の出力信号は異なる位相となり、例えば、最初
のシフトクロック信号CLKI〜CLK3が順次シフト
レジスタ15−l〜15−3に加えられると、順次シフ
トレジスタ15−1〜15−3の1段目の出力信号がサ
ンプリングスイッチSWI〜SW3に加えられ、R信号
がサンプリングスイッチSW1によりサンプリングされ
、次にG信号がサンプリングスイッチSW2によりサン
プリングされ、次にB信号がサンプリングスイッチSW
3によりサンプリングされ、それぞれ異なる位相で順次
サンプリングされる。即ち、順次サンプリングモードと
なる。
第3図は同時サンプリングモードの説明図であり、(a
)は表示データ、(b)はシフトデータS I 、(C
)〜(e)はシフトレジスタ15−1〜15−3に加え
られるシフトクロック信号、(f)〜(ロ)はサンプル
ホールド出力信号を示す。各シフトレジスタ15−1〜
15−3には(C)〜(e)に示す同一位相のシフトク
ロック信号が加えられ、(b)に示すシフトデータ31
が順次シフトされて、各シフトレジスタ15−l〜15
−3の各段の出力信号により、R,G。
)は表示データ、(b)はシフトデータS I 、(C
)〜(e)はシフトレジスタ15−1〜15−3に加え
られるシフトクロック信号、(f)〜(ロ)はサンプル
ホールド出力信号を示す。各シフトレジスタ15−1〜
15−3には(C)〜(e)に示す同一位相のシフトク
ロック信号が加えられ、(b)に示すシフトデータ31
が順次シフトされて、各シフトレジスタ15−l〜15
−3の各段の出力信号により、R,G。
Bの同時サンプリングが行われ、(f)〜(h)に示す
サンプルホールド出力信号が得られることになる。
サンプルホールド出力信号が得られることになる。
第4図は順次サンプリングモードの説明図であり、(a
)は表示データ、(b)はシフトデータS I 、(C
)〜(e)はシフトレジスタ15−1〜15−3に加え
るシフトクロック信号、(f)〜Q1)はサンプルホー
ルド出力信号を示す。各シフトレジスタ15−1〜15
−3には(C)〜(e)に示すそれぞれ位相が異なるシ
フトクロック信号が加えられるから、シフトレジスタ1
5−1〜15−3の各段の出力信号もそれぞれ位相が異
なるものとなり、R,G、B、R。
)は表示データ、(b)はシフトデータS I 、(C
)〜(e)はシフトレジスタ15−1〜15−3に加え
るシフトクロック信号、(f)〜Q1)はサンプルホー
ルド出力信号を示す。各シフトレジスタ15−1〜15
−3には(C)〜(e)に示すそれぞれ位相が異なるシ
フトクロック信号が加えられるから、シフトレジスタ1
5−1〜15−3の各段の出力信号もそれぞれ位相が異
なるものとなり、R,G、B、R。
G、B、 ・・・の順序でサンプリングされることに
なる。即ち、順次サンプリングモードとなる。
なる。即ち、順次サンプリングモードとなる。
従って、選択回路16によりシフトクロック信号を選択
することにより、同時サンプリングモード又は順次サン
プリングモードの何れにも適用できることになる。又シ
フトクロック信号は、従来例に比較して1/3の周波数
で良いことになるから、従来例と同一動作速度のシフト
レジスタを用いた場合には、データバス11の本数が3
倍のマトリクス型表示パネルに対しても、容易に駆動す
ることができることになる。
することにより、同時サンプリングモード又は順次サン
プリングモードの何れにも適用できることになる。又シ
フトクロック信号は、従来例に比較して1/3の周波数
で良いことになるから、従来例と同一動作速度のシフト
レジスタを用いた場合には、データバス11の本数が3
倍のマトリクス型表示パネルに対しても、容易に駆動す
ることができることになる。
第5図は本発明の他の実施例の要部ブロック図であり、
21はデータバス、22はスキャンバス、23はマトリ
クス型表示パネル、24.34はサンプルホールド回路
、25−1〜25−3.35−1〜35−3はシフトレ
ジスタ、26.36は選択回路、27はスキャンドライ
バである。
21はデータバス、22はスキャンバス、23はマトリ
クス型表示パネル、24.34はサンプルホールド回路
、25−1〜25−3.35−1〜35−3はシフトレ
ジスタ、26.36は選択回路、27はスキャンドライ
バである。
データバス21を左から21−1〜21−mとすると、
奇数番のデータバス21−1.21−3゜・・・がサン
プルホールド回路24に接続され、偶数番のデータバス
21−2.21−4. ・・・がサンプルホールド回
路34に接続される。
奇数番のデータバス21−1.21−3゜・・・がサン
プルホールド回路24に接続され、偶数番のデータバス
21−2.21−4. ・・・がサンプルホールド回
路34に接続される。
又選択回路26.36に入力されるシフトクロツタ信号
CLKI〜CLK3.CLKI ’〜CLK3”は、そ
れぞれ位相が異なるものであり、同時サンブリジグモー
ドの場合には、シフトレジスタ25−1.25−3.3
5−2に加えられるシフトクロック信号を同一位相とし
、シフトレジスタ25−2.35−1.35−3に加え
られるシフトクロック信号を同一位相とするように選択
回路26.36によりシフトクロック信号の選択が行わ
れる。その場合、サンプルホールド回路24゜34に入
力された表示データは、例えば、データバス21−1.
21−2.21−3対応にR,G。
CLKI〜CLK3.CLKI ’〜CLK3”は、そ
れぞれ位相が異なるものであり、同時サンブリジグモー
ドの場合には、シフトレジスタ25−1.25−3.3
5−2に加えられるシフトクロック信号を同一位相とし
、シフトレジスタ25−2.35−1.35−3に加え
られるシフトクロック信号を同一位相とするように選択
回路26.36によりシフトクロック信号の選択が行わ
れる。その場合、サンプルホールド回路24゜34に入
力された表示データは、例えば、データバス21−1.
21−2.21−3対応にR,G。
B信号が同時にサンプリングされ、次にデータバス21
−4.21−5.21−6対応にR,G。
−4.21−5.21−6対応にR,G。
B信号が同時にサンプリングされる。又順次サンプリン
グモードの場合には、シフトレジスタ25−1〜25−
3.35−1〜35−3に加えられるシフトクロック信
号が総て異なる位相となるように、選択回路26.36
によりシフトクロック信号の選択が行われる。
グモードの場合には、シフトレジスタ25−1〜25−
3.35−1〜35−3に加えられるシフトクロック信
号が総て異なる位相となるように、選択回路26.36
によりシフトクロック信号の選択が行われる。
第6図は同時サンプリングモードの説明図であり、(a
)は表示データ、(b)はシフトデータS I 、(C
)〜(e)は選択回路26からシフトレジスタ25−1
〜25−3に加えられるシフトクロツタ信号、(f)〜
(h)はサンプルホールド回路24によるサンプルホー
ルド出力信号、(1)〜(ト)は選択回路36からシフ
トレジスタ35−1〜35−3に加えられるシフトクロ
ック信号、(f)〜(n)はサンプルホールド回路34
によるサンプルホールド出力信号を示す。
)は表示データ、(b)はシフトデータS I 、(C
)〜(e)は選択回路26からシフトレジスタ25−1
〜25−3に加えられるシフトクロツタ信号、(f)〜
(h)はサンプルホールド回路24によるサンプルホー
ルド出力信号、(1)〜(ト)は選択回路36からシフ
トレジスタ35−1〜35−3に加えられるシフトクロ
ック信号、(f)〜(n)はサンプルホールド回路34
によるサンプルホールド出力信号を示す。
(a) ニ示す表示データRGB 1は、(c)、 (
e)、 (j)に示すシフトクロック信号によりシフト
データSlがシフトされて、シフトレジスタ25−1.
25−3.35−2の1段目の出力信号によりサンプリ
ングされるから、(f)、 01)、 (m)のR1,
B1.G1で示すサンプルホールド出力信号となり、(
d)。
e)、 (j)に示すシフトクロック信号によりシフト
データSlがシフトされて、シフトレジスタ25−1.
25−3.35−2の1段目の出力信号によりサンプリ
ングされるから、(f)、 01)、 (m)のR1,
B1.G1で示すサンプルホールド出力信号となり、(
d)。
(i)、 (k)に示すシフトクロック信号によりシフ
トデータSlがシフトされて、シフトレジスタ25−2
.35−1.35−3の1段目の出力信号によりサンプ
リングされるから、(g)、1)、(ロ)のG2゜R2
,B2で示すサンプルホールド信号となる。
トデータSlがシフトされて、シフトレジスタ25−2
.35−1.35−3の1段目の出力信号によりサンプ
リングされるから、(g)、1)、(ロ)のG2゜R2
,B2で示すサンプルホールド信号となる。
第7図は順次サンプリングモードの説明図であり、(a
)は表示データ、(b)はシフトデータS I 、(C
)〜(e)は選択回路24からシフトレジスタ25−1
〜25−3に加えられるシフトクロック信号、(f)〜
Φ)はサンプルホールド回路24によるサンプルホール
ド出力信号、(i)〜(ト)は選択回路36からシフト
レジスタ35−1〜35−3に加えられるシフトクロツ
タ信号、(1)〜(n)はサンプルホールド回路34に
よるサンプルホールド出力信号を示す。
)は表示データ、(b)はシフトデータS I 、(C
)〜(e)は選択回路24からシフトレジスタ25−1
〜25−3に加えられるシフトクロック信号、(f)〜
Φ)はサンプルホールド回路24によるサンプルホール
ド出力信号、(i)〜(ト)は選択回路36からシフト
レジスタ35−1〜35−3に加えられるシフトクロツ
タ信号、(1)〜(n)はサンプルホールド回路34に
よるサンプルホールド出力信号を示す。
(C)〜(e)、 (i)〜(k)に示すように、シフ
トレジスタ25−1〜25−3.35−1〜35−3に
加えられるシフトクロック信号はそれぞれ位相が異なる
ものであり、シフトレジスタ25−1.25−3.35
−2の1段目の出力信号により(a)に示す表示データ
Rt 、Gt 、B+信号が順次サンプリングされ、(
f)、(i、)、(g)に示すサンプルホールド出力信
号となる。又シフトレジスタ25−2.35−1.35
−3の1段目の出力信号により(a)に示す表示データ
Rt 、Gz 、Bx信号が順次サンプリングされ、(
ホ)、 (h)、 (n)に示すサンプルホールド出力
信号となる。
トレジスタ25−1〜25−3.35−1〜35−3に
加えられるシフトクロック信号はそれぞれ位相が異なる
ものであり、シフトレジスタ25−1.25−3.35
−2の1段目の出力信号により(a)に示す表示データ
Rt 、Gt 、B+信号が順次サンプリングされ、(
f)、(i、)、(g)に示すサンプルホールド出力信
号となる。又シフトレジスタ25−2.35−1.35
−3の1段目の出力信号により(a)に示す表示データ
Rt 、Gz 、Bx信号が順次サンプリングされ、(
ホ)、 (h)、 (n)に示すサンプルホールド出力
信号となる。
従って、選択回路26.36によりシフトクロック信号
を選択することにより、同時サンプリングモードと順次
サンプリングモードとの何れか一方を選択することがで
きる。
を選択することにより、同時サンプリングモードと順次
サンプリングモードとの何れか一方を選択することがで
きる。
本発明は、前述の実施例にのみ限定されるものではなく
種々付加変更することができるものであり、例えば、シ
フトレジスタを更に倍の本数とすることにより、シフト
クロック信号の周波数を更に半分とすることもできる。
種々付加変更することができるものであり、例えば、シ
フトレジスタを更に倍の本数とすることにより、シフト
クロック信号の周波数を更に半分とすることもできる。
又シフトレジスタは表示データをシフトするものではな
く、1ビツトのシフトデータSlをシフトするだけの構
成であるから、比較的簡単な構成で済むことになる。
く、1ビツトのシフトデータSlをシフトするだけの構
成であるから、比較的簡単な構成で済むことになる。
以上説明したように、本発明は、複数個のシフトレジス
タ5−1〜5−nを設け、各シフトレジスタ5−1〜5
−nに同一位相のシフトクロック信号を加えた時に、各
シフトレジスタ5−1〜5−nの各段の出力信号が同一
位相となるから、同時サンプリングモードとなり、各シ
フトレジスタ5−1〜5−nにそれぞれ異なるシフトク
ロック信号を加えた時に、各シフトレジスタ5−1〜5
−nの各段の出力信号がそれぞれ異なる位相となるから
、順次サンプリングモードとなる。このようなモードは
、選択回路6により前述のシフトクロック信号を選択す
ることにより切替えることができる。
タ5−1〜5−nを設け、各シフトレジスタ5−1〜5
−nに同一位相のシフトクロック信号を加えた時に、各
シフトレジスタ5−1〜5−nの各段の出力信号が同一
位相となるから、同時サンプリングモードとなり、各シ
フトレジスタ5−1〜5−nにそれぞれ異なるシフトク
ロック信号を加えた時に、各シフトレジスタ5−1〜5
−nの各段の出力信号がそれぞれ異なる位相となるから
、順次サンプリングモードとなる。このようなモードは
、選択回路6により前述のシフトクロック信号を選択す
ることにより切替えることができる。
従って、シフトクロック信号の周波数を従来例と同一と
した場合には、シフトレジスタ5−1〜5−nの本数倍
のデータバス1を有するマトリクス型表示パネル3を駆
動することができるから、表示容量の増大化に対処する
ことができる。又同−構成のデータドライバにより、同
時サンプリングモードと順次サンプリングモードとの何
れにも適用できるから、大量生産によりコストダウンを
図ることができる利点がある。
した場合には、シフトレジスタ5−1〜5−nの本数倍
のデータバス1を有するマトリクス型表示パネル3を駆
動することができるから、表示容量の増大化に対処する
ことができる。又同−構成のデータドライバにより、同
時サンプリングモードと順次サンプリングモードとの何
れにも適用できるから、大量生産によりコストダウンを
図ることができる利点がある。
第1図は本発明の原理説明図、第2図は本発明の一実施
例の要部ブロック図、第3図は同時サンプリングモード
の説明図、第4図は順次サンブリングモードの説明図、
第5図は本発明の他の実施例の要部ブロック図、第6図
は同時サンプリングモードの説明図、第7図は順次サン
プリングモードの説明図、第8図は従来例の要部ブロッ
ク図、第9図はサンプリング動作説明図、第1O図はR
GB信号の説明図、第11図はROB信号の順次サンプ
リングの説明図である。 lはデータバス、2はスキャンバス、3はマトリクス型
表示パネル、4はサンプルホールド回路、5−1〜5−
nはシフトレジスタ、6は選択回路、7はスキャンドラ
イバである。
例の要部ブロック図、第3図は同時サンプリングモード
の説明図、第4図は順次サンブリングモードの説明図、
第5図は本発明の他の実施例の要部ブロック図、第6図
は同時サンプリングモードの説明図、第7図は順次サン
プリングモードの説明図、第8図は従来例の要部ブロッ
ク図、第9図はサンプリング動作説明図、第1O図はR
GB信号の説明図、第11図はROB信号の順次サンプ
リングの説明図である。 lはデータバス、2はスキャンバス、3はマトリクス型
表示パネル、4はサンプルホールド回路、5−1〜5−
nはシフトレジスタ、6は選択回路、7はスキャンドラ
イバである。
Claims (1)
- 【特許請求の範囲】 データバス(1)とスキャンバス(2)とを直交して配
置したマトリクス型表示パネル(3)の前記データバス
(1)にデータ電圧を印加するマトリクス型表示装置の
データドライバに於いて、前記データバス(1)対応に
表示データをサンプリングして、該データバス(1)に
データ電圧を印加するサンプルホールド回路(4)と、
該サンプルホールド回路(4)にサンプリングパルスを
印加する複数個のシフトレジスタ(5−1〜5−n)と
、 該複数個のシフトレジスタ(5−1〜5−n)に、それ
ぞれ同一位相のシフトクロック信号を加えて同時サンプ
リングモードとするか或いはそれぞれ異なる位相のシフ
トクロック信号を加えて順次サンプリングモードとする
かを選択する選択回路(6)とを備えた ことを特徴とするマトリクス型表示装置のデータドライ
バ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31899289A JP2923656B2 (ja) | 1989-12-11 | 1989-12-11 | マトリクス型表示装置のデータドライバ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31899289A JP2923656B2 (ja) | 1989-12-11 | 1989-12-11 | マトリクス型表示装置のデータドライバ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03180890A true JPH03180890A (ja) | 1991-08-06 |
| JP2923656B2 JP2923656B2 (ja) | 1999-07-26 |
Family
ID=18105286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31899289A Expired - Fee Related JP2923656B2 (ja) | 1989-12-11 | 1989-12-11 | マトリクス型表示装置のデータドライバ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2923656B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7224341B2 (en) | 1998-07-29 | 2007-05-29 | Seiko Epson Corporation | Driving circuit system for use in electro-optical device and electro-optical device |
| US7483197B2 (en) | 1999-10-05 | 2009-01-27 | Idc, Llc | Photonic MEMS and structures |
| US8693084B2 (en) | 2008-03-07 | 2014-04-08 | Qualcomm Mems Technologies, Inc. | Interferometric modulator in transmission mode |
| US8928967B2 (en) | 1998-04-08 | 2015-01-06 | Qualcomm Mems Technologies, Inc. | Method and device for modulating light |
| US8963159B2 (en) | 2011-04-04 | 2015-02-24 | Qualcomm Mems Technologies, Inc. | Pixel via and methods of forming the same |
| US8971675B2 (en) | 2006-01-13 | 2015-03-03 | Qualcomm Mems Technologies, Inc. | Interconnect structure for MEMS device |
| US9086564B2 (en) | 2004-09-27 | 2015-07-21 | Qualcomm Mems Technologies, Inc. | Conductive bus structure for interferometric modulator array |
| US9097885B2 (en) | 2004-09-27 | 2015-08-04 | Qualcomm Mems Technologies, Inc. | Device having a conductive light absorbing mask and method for fabricating same |
| US9110289B2 (en) | 1998-04-08 | 2015-08-18 | Qualcomm Mems Technologies, Inc. | Device for modulating light with multiple electrodes |
| US9134527B2 (en) | 2011-04-04 | 2015-09-15 | Qualcomm Mems Technologies, Inc. | Pixel via and methods of forming the same |
-
1989
- 1989-12-11 JP JP31899289A patent/JP2923656B2/ja not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8928967B2 (en) | 1998-04-08 | 2015-01-06 | Qualcomm Mems Technologies, Inc. | Method and device for modulating light |
| US9110289B2 (en) | 1998-04-08 | 2015-08-18 | Qualcomm Mems Technologies, Inc. | Device for modulating light with multiple electrodes |
| US7224341B2 (en) | 1998-07-29 | 2007-05-29 | Seiko Epson Corporation | Driving circuit system for use in electro-optical device and electro-optical device |
| US7483197B2 (en) | 1999-10-05 | 2009-01-27 | Idc, Llc | Photonic MEMS and structures |
| US9086564B2 (en) | 2004-09-27 | 2015-07-21 | Qualcomm Mems Technologies, Inc. | Conductive bus structure for interferometric modulator array |
| US9097885B2 (en) | 2004-09-27 | 2015-08-04 | Qualcomm Mems Technologies, Inc. | Device having a conductive light absorbing mask and method for fabricating same |
| US8971675B2 (en) | 2006-01-13 | 2015-03-03 | Qualcomm Mems Technologies, Inc. | Interconnect structure for MEMS device |
| US8693084B2 (en) | 2008-03-07 | 2014-04-08 | Qualcomm Mems Technologies, Inc. | Interferometric modulator in transmission mode |
| US8963159B2 (en) | 2011-04-04 | 2015-02-24 | Qualcomm Mems Technologies, Inc. | Pixel via and methods of forming the same |
| US9134527B2 (en) | 2011-04-04 | 2015-09-15 | Qualcomm Mems Technologies, Inc. | Pixel via and methods of forming the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2923656B2 (ja) | 1999-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5365284A (en) | Liquid crystal display device and driving method thereof | |
| JP2981883B2 (ja) | 液晶表示装置の駆動装置 | |
| JP2957799B2 (ja) | 表示装置の表示駆動用サンプルホールド回路 | |
| JPH03180890A (ja) | マトリクス型表示装置のデータドライバ | |
| JPH1124632A (ja) | アクティブマトリクス型画像表示装置及びその駆動方法 | |
| JPH08286642A (ja) | 表示装置 | |
| JPH09138670A (ja) | 液晶表示装置の駆動回路 | |
| JPH0282295A (ja) | マトリクス表示装置のデータドライバ | |
| KR970067084A (ko) | 신호선 구동회로 | |
| JP2760785B2 (ja) | マトリクス画像表示装置 | |
| JP3097612B2 (ja) | 液晶駆動用半導体装置 | |
| JP3371319B2 (ja) | 表示装置 | |
| JP2602702B2 (ja) | マトリクス表示装置のデータドライバ | |
| JPS6120092A (ja) | カラ−液晶表示装置の駆動回路 | |
| JPH05210361A (ja) | 液晶表示装置の駆動回路 | |
| JPH0916131A (ja) | 液晶表示装置及び液晶表示素子の駆動方法 | |
| JP2001027887A (ja) | 平面表示装置の駆動方法 | |
| JPH0766255B2 (ja) | アクテイブマトリクス型表示装置 | |
| JPS62142480A (ja) | 液晶パネル駆動回路 | |
| JP3266245B2 (ja) | 画像表示装置の駆動回路 | |
| JPH0274990A (ja) | マトリクス表示装置のデータドライバ | |
| JPH0744670B2 (ja) | 液晶表示装置 | |
| JPS6374035A (ja) | アクテイブマトリクス型表示装置 | |
| JPS6289089A (ja) | 表示駆動回路 | |
| JPH01174185A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |