JPH03181132A - 半導体基板の製法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、基板上に絶縁膜を介して半導体薄層が形成さ
れてなる半導体基板、所謂Ｓ○■（ｓｉｌｉｃｏｎＯｎ
ｉｎＳｕｌａｔｏｒ）　　基板の製法に関し、特に段差
を有する半導体基板の貼り合せにより、複数の島状半導
体領域を有せしめたＳ○■基板の製法に関する。

〔発明の概要〕

本発明は、段差を有する半導体基板の貼り合せによるＳ
ＯＩ基板の製法において、半導体基板の段差を有する主
面に互いにエツチング特性を異にする第１及び第２の絶
縁膜を積層する工程と、上記半導体基板と別の基板を貼
り合せる工程と、上記半導体基板を上記第１の絶縁膜で
仕切られた複数の島状半導体領域が全て露出するまで選
択研磨する工程と、上記第１の絶縁膜をエツチング除去
して、上記第２の絶縁膜のうち、上記島状半導体領域周
辺における第２の絶縁膜を露出させる工程と、上記第２
の絶縁膜の露出面をストッパとして上記島状半導体領域
を研磨する工程とを有することにより、あるいは、半導
体基板の段差を有する主面に絶縁膜を形成する工程と、
上記半導体基板と別の基板を貼り合せる工程と、上記半
導体基板を上記絶縁膜で仕切られた複数の島状半導体領
域が全て露出するまで選択研磨する工程と、上記絶縁膜
のうち、上記島状半導体領域の周辺における絶縁膜を途
中までエツチング除去する工程と、エツチング除去した
後の上記絶縁膜の表面をストッパとして上記島状半導体
領域を研磨する工程を有することにより、基板全面に均
一な島状半導体領域を形成できるようにすると共に、島
状半導体領域の表面の粗さ及びダメージを低減化できる
ようにして、ＳＯＩ基板の高品質化を実現させるように
したものである。

また、本発明は、上記ＳＯＩ基板の製法において、半導
体基板の段差を有する主面に絶縁膜を形成する工程と、
上記半導体基板と別の基板を貼り合せる工程と、上記半
導体基板を上記絶縁膜で仕切られた複数の島状半導体領
域が全て露出するまで選択研磨する工程と、上記絶縁膜
のうち、上記島状半導体領域の周辺における絶縁膜を上
記島状半導体領域と共に途中まで研磨する工程を有する
ことにより、基板全面に均一な島状半導体領域を形成で
きるようにすると共に、島状半導体領域の表面の粗さを
低減化できるようにして、Ｓ○工基板の品質を向上させ
、更にＳＯＩ基板の製造工程の簡略化をも図れるように
したものである。

こ従来の技術〕 近時、絶縁層上に薄膜単結晶シリコン層を形成してなる
所謂ＳＯＩ基板を用いて超ＬＳＩを作製する開発が進め
られている。各種のＳＯＩ基板の作製方法の中でも最も
結晶性が良く、特性面でも優れて５）る（例えば、寄生
容量やキンク現象の低４　？Ｑど）と考えちれるものに
貼り合せ方式がある。

貼り合せ方式とは、一方の鏡面の半導体ウェーハの主面
に段差を設けて、酸化し、更に例えば５１０２膜、多結
晶シリコン層等の平坦化用の層で段差を埋め込んでその
平坦化用の層を平坦化し、別の鏡面の半導体ウェーハと
貼り合せたのち、一方の半導体ウェーハを薄膜になるま
で研磨して複数の島状半導体領域（素子形成Ｂ）を形成
する方法である。

具体的に第１２図を用いて説明すると、先ず同図Ａに示
すように、鏡面シリコンウェーハ（６１）の−主面をフ
ォトリソグラフィー技術を用いて素子形成部（６２〉が
凸部となるような段差で残るようにパターニングする。

次いで段差が形成された主面に５ｉｎ２膜（６３）を形
成し、更に段差を埋めるために、全面にＳｌＯ□層又は
多結晶シリコン層等の平坦化用の層（６４）を形成した
のち、この層（６４）の表面を平坦研磨する。

次に、同図Ｂに示すように、平坦化の層〈６４）の表面
に別の鏡面シリコンウェーハ〈６５〉を貼り合せたのち
、同図Ｃに示すように、シリコンウェーハ（６１〉の裏
面よりＡ面まで研削したのち、硬いクロスによる選択ポ
リッシング（砥粒を入れずに、研層液のエチレンジアミ
ンとＳｉとの生成物をふきとるだけの研磨法）にてＢ面
即ちＳ１口□膜（６３）の面まで研磨して素子形成部（
６２）を露出させて同図りに示すように、ＳｉＯ□膜（
１３）により分離された複数の島状半導体領域（即ち、
素子形成部）（６２）を有するＳ○工基板（Ｂ）を得て
いる。

〔発明が解決しようとする課題〕

しかしながら、島状半導体領域〈６２〉の厚さが約１０
００人のＳＯＩ基板を作製する場合、従来の如く単純な
貼り合せと研磨では不可能である。即ち、従来の方法の
場合、ウェーハの中央部分において島状半導体領域（６
２）が露出されたとしても、ウェーハの周辺部分には、
まだＳｉが残った状態となって、マスク合せ用のマーク
が隠れてしまい、その後のデバイス作製、特にマスク合
せが困難になるという不都合がある。また、周辺部分の
Ｓｉを削ったとしても中央部分の島状半導体領域（６２
）が全て削られてしまい、デバイスが作製できないとい
う不都合がある。

また、選択ポリッシュの際、ふきとりによりＳｌを研磨
するため、第１２図りに示すように、島状半導体領域り
６２）に対して所望の膜厚のＳｉを残そうとしても、ウ
ェーハ中央部分の島状半導体領域（６２）からウェーハ
周辺部分の島状半導体領域（６２）にかけて深さ２１〜
ｚ、、程度のくぼみ（即ち、厚みむら）　（６７）が形
成されてしまい、所望の膜厚例えば約１０００人を有す
る島状半導体領域（１２〉がウェーハ全面において均一
に形成できないという不都合があると共に、その後のデ
バイス作製における膜厚の制御や露光・現像の際、上記
くぼみを考慮しながら行なわなければならず、工程が非
常に繁雑になるという不都合があった。

また、硬いクロスを用いるため、島状半導体領域〈１２
〉の表面の粗さ及びそのダメージが心配される。

本発明は、このような点に鑑み威されたもので、その目
的とするところは、ウェーハ全面に均一な島状半導体領
域が形成できると共に、島状半導体領域の表面の粗さ及
びダメージを低減化できる半導体基板の製法を提供する
ことにある。

また、本発明は、ウェーハ全面に均一な島状半導体領域
が形成できると共に、島状半導体領域の表面の粗さを低
減化でき、更にＳ○工基板の製造工程の簡略化を図るこ
とができる半導体基板の製法を提供することにある。

〔課題を解決するための手段〕

本発明の半導体基板の製法は、半導体基板（１）の段差
を有する主面に互いにエツチング特性を異にする第１及
び第２の絶縁膜（３）及び（４）を積層したのち、半導
体基板（１）と別の基板（６）を貼り合せ、次いで、半
導体基板（１）を第１の絶縁膜（３）で仕切られた複数
の島状半導体領域（２）が全て露出するまで例えば硬質
クロスを用いて選択研磨したのち、露出する第１の絶縁
膜（３）をエツチング除去して、第２の絶縁膜（４）の
うち、島状半導体領域（２）の周辺における第２の絶縁
膜（４）を露出させ、その後、第２の絶縁膜（４）の露
出面をストッパとして島状半導体領域（２）を研磨する
。

また、本発明の半導体基板の製法は、半導体基板（１）
の段差を有する主面に絶縁膜（１１）を形成したのち、
半導体基板（１）と別の基板（６）を貼り合せ、次いで
、半導体基板（１）を絶縁膜（１１）で仕切られた複数
の島状半導体領域（２）が全て露出するまで選択研磨し
たのち、絶縁膜（１１）のうち、島状半導体領域（２）
の周辺における露出する絶縁膜（１１〉を途中までエツ
チング除去し、次いで、エツチング除去した後の絶縁膜
（１１〉の表面をストッパとして島状半導体領域（２）
を研磨する。

また、本発明の半導体基板の製法は、半導体基板（１）
の段差を有する主面に絶縁膜（２１）を形成したのち、
半導体基板（１）と別の基板（６）を貼り合せ、次いで
、半導体基板（１）を絶縁膜（２１）で仕切られた複数
の島状半導体領域（２）が全て露出するまで選択研磨し
たのち、絶縁膜（２１）のうち、島状半導体領域（２）
の周辺における露出する絶縁膜（２１）を島状半導体領
域（２）と共に途中まで研磨する。

〔作用〕

上述の本発明の製法によれば、まず、エツチング特性を
異にする第１及び第２の絶縁膜（３）及び（４）を積層
して設け、少なくとも第１の絶縁膜（３）をストッパと
して第１の絶縁膜（３）で仕切られた複数の島状半導体
領域（２）が全て露出するように選択研磨したとき、研
磨後の島状半導体領域（２）の状態は、島状半導体領域
（２）単体で見た場合での厚みむらとウェーハ全面で見
た場合での厚みむらが発生してウェーハ全面に関しその
厚みは均一とはならないが、その厚みむら（厚み差）（
７）は、第１の絶縁膜（３）の膜厚程度に小さいため、
次の工程で第１の絶縁膜（３）をエツチング除去したの
ち、第２の絶縁膜〔４）をストッパとして島状半導体領
域（２）を研磨することにより、島状半導体領域（２）
の厚みをウェーハ全面に関し均一にさせることができる
と共に、選択研磨時に生じた島状半導体領域（２〕の表
面の粗さ及びダメージを低減化することができる。

また、上述の本発明の製法によれば、まず、絶縁膜（１
１）を懲戒し、この絶縁膜（１１）をストッパとして絶
縁膜〈１１〉で仕切られた複数の島状半導体領域（２）
が全て露出するように選択研磨したとき、研磨後の島状
半導体領域（２）の状態、は、島状半導体領域（２）単
体で見た場合での厚みむらとウェーハ全面で見た場合で
の厚みむらが発生してウェーハ全面に関しその厚みは均
一とはならないが、その厚みむら（厚み差）（７）は、
絶縁膜（１１〉の膜厚より小さいため、次の工程で絶縁
膜（１１）を途中までエツチング除去したのち、エツチ
ング除去した後の絶縁膜（１１）の表面をストッパとし
て島状半導体領域（２）を研磨することにより、島状半
導体領域（２）の厚みをウェーハ全面に関し均一にする
ことができると共に、選択研磨時に生じた島状半導体領
域〔２）の表面の粗さ及びダメージを低減化することが
できる。

また、上述の本発明の製法によれば、まず、絶縁膜（２
１）を懲戒し、この絶縁膜（２１〉をストッパとして絶
縁膜（２１）で仕切られた複数の島状半導体領域（２）
が全て露出するように選択研磨したとき、研磨後の島状
半導体領域（２）の状態は、島状半導体領域（２）単体
で見た場合での厚みむらとウェーハ全面で見た場合での
厚みむらが発生してウェーハ全面に関しその厚みは均一
とはならないが、その厚みむら（厚み差）（７）は、絶
縁膜（２１）の膜厚より小さいため、次の工程で絶縁膜
（２１）を島状半導体領域（２）と共に途中まで研磨す
ることにより、島状半導体領域（２）の厚みをウェーハ
全面に関し均一にすることができると共に、選択研磨時
に生じた島状半導体領域（２）の表面の粗さを低減化す
ることができる。特に、この方法によれば、製造工程の
簡略化を図ることができる。

〔実施例〕

以下、第１図〜第１１図を参照しながら本発明の詳細な
説明する。

第１図は、第１実施例に係るＳＯＩ基板の製法を示す工
程図である。以下、順を追ってその工程を説明する。

まず、第１図へに示すように、鏡面加工されたシリコン
ウェーハ（１）の−主面にフォトリソグラフィ技術を用
いて全面に均一に複数の素子形成部（２）が凸部となる
ような段差で残るようにバターニングする。凸部の厚み
ｄ。は約２０００　Ａ程度とする。

次いで、段差が懲戒された面に互いにエツチング特性（
エツチングレート〉が異なり、夫々ｓ１の研磨ストッパ
となる第１及び第２の絶縁膜、例えば厚さ約１０００　
Ａの５ｉｎ２膜〔３）及び厚さ１０００Å以上のＳｉＮ
膜（４）を順次積層する。更に、これらの段差を埋める
ように、例えばＳｉＯ□層又は多結晶シリコン層等の平
坦化用の層（５）を被着形成したのち、この層（５）を
平坦化する。

次に、第１図Ｂに示すように、平坦化された面ａに別の
鏡面加工されたシリコンウェーハ（６）ヲ貼り合せる。

次に、第１図Ｃに示すように、シリコンウェーハ（１）
の裏面よりＡ面まで研削したのち、５１０２膜（３）を
研磨ストッパとして硬質クロスによる選択ポリッシング
でＢ面まで研磨する。このとき、第１図りに示すように
、複数の島状シリコン領域（２）が露出すると共に、中
央部分の島状シリコン領域（２）から周辺部分の島状シ
リコン領域（２）にかけて夫々深さ２１〜Ｚ、、のくぼ
み（７）が生じる。このくぼみ（７）は、島状シリコン
領域（２）単体での厚みむら、ウェーハ（６）全面での
厚みむらを生ぜしめ、ウェーハ（６）全面に関し、島状
シリコン領域（２）の厚みがばらついた状態となってい
る。これは、弾性体である硬質クロスの圧力が夫々島状
シリコン領域（２）の中央部で高く、研磨レートもこれ
に比例して島状シリコン領域（２）の中央部分で大きく
なってしまうからと推察できる。このとき、島状シリコ
ン領域（２）に形成されたくぼみ（７）の深さＺは、最
大のものく第１図りでは２＋）でも５１０２膜（３）の
膜厚程度となる。

また、この選択ポリッシングは、ふきとり作用の強い硬
質クロスと選択性のある研磨液を使用するため、研磨後
における島状シリコン領域（２）の状態は、その表面の
粗さが劣化し、ダメージも生じた状態となっている。

次に、第１図已に示すように、Ｓｉｎ、膜（３）をフッ
酸系のエツチング液でエツチング処理し、露出している
５ｉｎ２膜（３）を除去する。このとき、下層にあった
ＳｉＮ膜（４）が露出すると共に、島状シリコン領域（
２）の上面がＳｉＮ膜（４）の上面より約１０００人程
度突出したかたちとなり、くぼみ（７）の最下部（ピー
ク〉もＳｉＮ膜（４）の上面と同じか又はそれよりも上
方に存するかたちとなる。尚、島状シリコン領域（２）
近傍のＳｉＯ□膜（３）は、上記エツチング処理による
オーバーエツチングによりその上面がＳｉＮ膜（４）の
上面よりもやや落ち込んだ状態となる。

次に、第１図Ｆに示すように、ＳｉＮ膜（４）の露出面
をストッパとして軟質クロスと砥粉入り研磨液（例えば
アンモニア系、水酸化ナトリウム系、水酸化カリウム系
等のアルカリ系液にシリカを含有させた所謂コロイダル
シリカ系研磨液）で６面まで研磨して本例に係るＳＯＩ
基板〈Ａ１）を得る。

この６面までの研磨時、各島状シリコン領域（２）の外
周部分は、中央部分よりも上方に突出したかたちとなっ
ているため、研磨の際、外周部分が優先的に研磨され、
即ち研磨による形状補正効果が働いて島状シリコン領域
（２）の上面は平坦化される。

特に、くぼみ（７）の最下部がＳｉＮ膜（４）上面と同
じか又はその上方に存しているため、この研磨により、
上記くぼみ（７）が完全に無くなって平坦化され、Ｓｉ
Ｎ膜（４）上面と島状シリコン領域（２）上面とが同一
平面上に存することとなると共に、ウェーハ（６）全面
に１０００人厚の島状シリコン領域（２）が均一に懲戒
されることとなる。尚、ＳｉとＳｉｎ、の研磨レート比
をａｌｌ、ＳｉとＳＩＮ　の研磨レート比をｂ：１とす
ると、トータルの研磨レート比はａｂ：ｌとなるため、
島状シリコン領域（２）の平坦化が期待できる研磨レー
ト比１００　：　１以上を得る場合にはＳｉとＳｉ口。

の研磨レート比を例えば１０：１．ＳｉとＳｉＮ　の研
磨レート比を例えば２０：工程度の小さい研磨レート比
で十分であり、この場合のトータルの研磨レート比は２
００　：　１となる。

上述の如く、本例によれば、ウェーハ（１）の段差を有
する主面に３１０２膜（３）とＳｉＮ膜（４）を順次積
層したのち、このウェーハ（１）と別のウェーハ（６）
を貼り合せ、その後、硬質クロスによる選択ポリッシン
グにより島状シリコン領域（２）を露出したのち、該領
域（２）と共に露出しているＳｉｎ、膜（３）をエツチ
ング除去して、−旦島状シリコン領域（２）の一部を突
出させ、次いで、ＳＩＮ膜（４）をストッパとして露出
している島状シリコン領域（２）の一部を軟質クロスで
研磨するようにしたので、選択ポリッシング時に生じた
厚みむら即ちくぼみ（７）が除去され、島状シリコン領
域（２）の上面を平坦化させることができると共に、島
状シリコン領域（２）の厚みをウェーハ（６）全面に関
し均一化させることができ、その後のデバイス作製が容
易になる。また、予めダメージ＼（１）の段差（凸部の
厚みａａ）を素子形成領域として必要な厚み（１０００
人〉と研磨される厚み（１０００人）を考慮して２００
０人としておけば、最終工程（第１図Ｆ〉で島状シリコ
ン領域（２）の厚みをウェー７１全面に関して所望する
厚み（１０００人）で均一化させることができる。また
、第１図Ｆにおける島状シリコン領域（２）への研磨時
、軟質クロスと砥粒入り研磨液で研磨するようにしたの
で、第１図Ｃで示す選択ポリッシング時に生じた島状シ
リコン領域（２）の表面の粗さ及び研磨ダメージを低減
化させることができる。

次に、第２実施例に係るＳ○■基板の製法を第２図の工
程図に基づいて説明する。尚、第１図と対応するものに
ついては同符号を記す。

まず、第２図Ａに示すように、鏡面加工されたシリコン
ウェーハ（１）の−主面にフォトリソグラフィ技術を用
いて全面に均一に複数の素子形成部（２）が凸部となる
ような段差で残るようにパターニングする。凸部の厚み
ｄｏ　は約４０００人程度とする。

次いで、段差が形成された面に絶縁膜、例えば厚さ約４
０００人のＳｉＯ□膜（１１）を形成する。更にこれら
の段差を埋めるように例えばＳｌＯ□層又は多結晶シリ
コン層等の平坦化用の層（５）を被着形成したのち、こ
の層（５）を平坦化する。

次に、第２図Ｂに示すように、平坦化かされた面ａに別
の鏡面加工されたシリコンウェーハ（６）を貼り合せる
。

次に、第２図Ｃに示すように、シリコンウェーハ（１）
の裏崩よりＡ面まで研削したのち、ＳｉＱ、膜（１１）
を研磨ストッパとして硬いクロスによる選択ポリッシン
グでＢ面まで研磨する。このとき、第２図りに示すよう
に、複数の島状シリコン領域（２）が露出すると共に、
中央部分の島状シリコン領域（２）から周辺部分の島状
シリコン領域（２）にかけて夫々深さＺ、〜Ｚ、、のく
ぼみ（７）が生じる。このくぼみ（７）は、上記第１実
施例の場合と同様に、島状シリコン領域（２）単体での
厚みむら、ウェーハ（６）全面での厚みむらを生ぜしめ
、ウェーハ（６）全面に関し、島状シリコン領域（２）
の厚みがばらついた状態となっている。しかし、このく
ぼみ（７）は、ＳｉとＳｉＯ，の研磨レートの違い（研
磨レート比＝１０：１）により、その深さＺは、最大の
もの（第２図Ｅでは２＋）でも１０００Å以下となって
おり、５１０２膜（１１）の厚みよりも小さい。上記選
択ポリッシングは、ふきとり作用の強い硬質クロスと選
択性のある研磨液を使用するため、上記第１実施例と同
様に研磨後における島状シリコン領域（２）の状態は、
その表面の粗さが劣化し、ダメージも生じた状態となっ
ている。

次に、第２図Ｅに示すように、Ｓ１０゜膜（１１〉をＲ
Ｉ　Ｅ　（ＣＨＦ３ガス）やＨＦ溶液によるウェットエ
ツチング等でエツチング処理し、露出している５１０２
膜（１１）を途中まで即ち１０００人程度除去してＳｌ
Ｏ□膜（１１）による第２の基準面すを形成する。この
とき、島状シリコン領域（２）の上面が第２の基準面す
より約４０００人程度突出したかたちとなり、くぼみ（
７）の最下部（ピーク）も第２の基準面すと同じか又は
それよりも上方に存するかたちとなる。

次に、第２図Ｆに示すように、５ｉ０２膜（１１〉によ
る第２の基準面すを研磨ストッパとして軟質クロスと砥
粒入り研磨液（例えばコロイダルシリカ系研磨液）で６
面まで研磨して本例に係るＳ○■基板（Ａ２〉を得る。

この６面までの研磨時、上記第１実施例と同様に、各島
状シリコン領域（２）の外周部分が中央部分よりも上方
に突出したかたちとなっているため、研磨の際、外周部
分が優先的に研磨され、即ち研磨による形状補正効果が
働いて島状シリコン領域（２）の上面は平坦化される。

特に、くぼみ（７）の最下部が５ｉｎ２膜（１１）によ
る第２の基準面すと同じか又はその上方に存しているた
め、この研磨により、上記くぼみ（７）が完全に無くな
って平坦化され、第２の基準面すと島状シリコン領域（
２）上面とが同一平面上に存することとなると共に、ウ
ェーハ全面に１０００人厚の島状シリコン領域（２）が
均一に形成されることとなる。尚、ＳｉとＳｉＯ□の研
磨レート比をｌＯ：１程度に設定するだけで、トータル
の研磨レート比が島状シリコン領域（２）の平坦化を期
待できる研磨レート比として十分な１００：１となる。

上述の如く、本例によれば、ウェーハ（１）の段差を有
する主面に５Ｉ０２膜（１１）を形成したのち、このウ
ェーハ（１）と別のウェーハ（６）を貼り合せ、その後
、硬質クロスによる選択ポリッシングにより島状シリコ
ン領域（２）を露出させたのち、島状シリコン領域（２
）と共に露出しているＳｉ２０膜（１１）を途中までエ
ツチング除去して、−旦島状シリコン領域（２）の−部
を露出させ、次いで、エツチング除去した後のＳｉｎ、
膜（１１〉をストッパとして突出した島状シリコン領域
（２）の一部を軟質クロスで研磨するようにしたので、
選択ポリッシング時に生じた厚みむら即ちくぼみ（７）
が除去され、島状シリコン領域〔２）の平坦度が改善さ
れると共に、島状シリコン領域〔２）の厚みをウェーハ
（６）全面に関し均一化させることができ、その後のデ
バイス作製が容易になる。また、上記第１実施例で示す
Ｓｉｎ、膜（４）を組合せた２段ストッパによる効果と
同等の効果をＳｉＯ□膜（１１）のみで得られるため、
工程がより簡略化され、島状シリコン領域（２）の高集
積化を図ることができる。また、予めウェーハ（１）の
段差（凸部の厚みｄ。）を素子形成領域として必要な厚
み（１０００人）と研磨される厚み（１０００人）を考
慮して２０００人としておけば、最終工程（第２図Ｆ）
で島状シリコン領域（２）の厚みをウェーハ（６）全面
に関して所望する厚み（１０００人）で均一化させるこ
とができる。また、第２図Ｆにおける島状シリコン領域
（２）への研磨時、軟質クロスと砥粒入り研磨液で研磨
するようにしたので、第２図Ｃで示す選択ポリッシング
時に生じた島状シリコン領域（２）の表面の粗さ及び研
磨ダメージを低減化させることができる。

次に、第３実施例に係るＳＯＩ基板の製法を第３図の工
程図に基いて説明する。尚、第１図と対応するものにつ
いては同符号を記す。

まず、第３図Ａに示すように、鏡面加工されたシリコン
ウェーハ（１）の−主面にフォトリソグラフィ技術を用
いて全面に均一に複数の素子形成部（２）が凸部となる
ような段差で残るようにバターニングする。凸部の厚み
ｄ。は約４０００人程度とする。

次いで、段差が形成された面に絶縁膜、例えば厚さ約４
０００人の５１０２膜（２１）を形成する。更にこれら
の段差を埋めるように例えば３１０□層又は多結晶シリ
コン層等の平坦化用の層（５）を被着形成したのち、こ
の層（５）を平坦化する。

次に、第２図Ｂに示すように、平坦化かされた面ａに別
の鏡面加工されたシリコンウェーハ（６）を貼り合せる
。

次に、第２図Ｃに示すように、シリコンウェーハ（１）
の裏面よりＡ面まで研削したのち、ＳｉＯ３膜（２１）
を研磨ストッパとして硬いクロスによる選択ポリッシン
グでＢ面まで研磨する。このとき、第２図りに示すよう
に、複数の島状シリコン領域（２）が露出すると共に、
中央部分の島状シリコン領域（２）から周辺部分の島状
シリコン領域（２）にかけて夫々深さＺ１〜Ｚ、、のく
ぼみ（７）が生じる。このくぼみ（７）は、上記第１実
施例の場合と同様に、島状シリコン領域（２）単体での
厚みむら、ウェーハ（６）全面での厚みむらを生ぜしめ
、ウェーハ（６）全面に関し、島状シリコン領域（２）
の厚みがばらついた状態となっている。しかし、このく
ぼみ（７）は、Ｓｌと３１０２の研磨レートの違い（研
磨レート比＝１０：１）により、その深さＺは、最大の
ものく第３図りではＺ、）でも１０００　Ａ以下となっ
ており、５１０２膜（２１）の厚みよりも小さ“い。上
記選択ポリッシングは、ふきとり作用の強い硬質クロス
と選択性のある研磨液を使用するため、上記第１実施例
と同様に研磨後における島状シリコン領域（２）の状態
は、その表面の粗さが劣化し、ダメージも生じた状態と
なっている。

次に、第３図Ｅに示すように、島状シリコン領域（２）
を含む全面に対し研磨を行って、Ｓｉｎ、膜（２１）を
島状シリコン領域（２）と共に途中まで（即ち０面まで
）研磨することにより、約４０００人程度研磨除去して
本例に係るＳＯＩ基板（Ａ３〉を得る。この研磨方法と
しては、メカニカル研磨を主とした例えば硬質クロスと
粒径的３００除去度の５ｉＯ７微粉末と水との懸濁液（
研磨液）による研磨法か又はＳｌと５ｉ０２が同一エツ
チングレートでエツチングされる研磨液例えばＨＦ−Ｈ
ＮＯ３系研磨液による研磨法等が用いられる。このＳｉ
Ｏ□膜り２１）と島状シリコン領域（２）に対する同時
研磨の際、選択ポリッシング時に生じた島状シリコン領
域（２）のくぼみ（７）は、その最下部が研磨停止面（
０面）と同じか又はその上方に存することとなるため、
この研磨により、該くぼみ（７）が完全に無くなって平
坦化され、研磨停止面（０面〉と島状シリコン領域（２
）上面とが同一平面上に存することとなると共に、ウェ
ーハ（６）全面に１０００人厚の島状シリコン領域（２
）が均一に形成されることとなる。

上述の如く、本例によれば、ウェーハ（１）の段差を有
する主面に３１０□膜（２１）を形成したのち、このウ
ェーハ（１）と別のウェーハ（６）を貼り合せ、その後
、硬質クロスによる選択ポリッシングにより島状シリコ
ン領域（２）を露出させたのち、ＳｉＯ□膜〈２１〉を
島状シリコン領域（２）と共に途中まで研磨するように
したので、選択ポリッシング時に生じた厚みむら即ちく
ぼみ（７）が除去され、島状シリコン領域（２）の平坦
度が改善されると共に、島状シリコン領域（２）の厚み
をウェーハ（６）全面に関し均一化させることができ、
その後のデバイス作製が容易になり、その歩留り及び信
頼性が向上する。また、予めウェーハ（１）の段差（凸
部の厚みｄｏ）を素子形成領域として必要な厚み（１０
００人〉と研磨される厚み（１０００人）を考慮して２
０００人としておけば、最終工程（第３図Ｅ）で島状シ
リコン領域（２）の厚みをウェーハ（６）全面に関して
所望する厚み（１０００人〉で均一化させることができ
ると共に、第３図Ｃで示す選択ポリッシング時に生じた
島状シリコン領域（２）の表面の粗さを低減化させるこ
とができる。

特に、この第３実施例においては、５ｉｎ２膜（２１）
と島状シリコン領域（２）を−度にその途中まで研磨す
るだけでＳｏｌ基板（Ａ、〉が得られるため、上記第１
実施例及び第２実施例と比してその工程が簡略化され、
Ｉｌｉ性が向上する。

尚、上記第１〜第３実施例において、各最終工程（ｆｆ
ｉ１図Ｆ、第２ｒ！！ＪＦ及び第３図Ｅ参照）以降、島
状シリコン領域（２）の表面をその周辺部と共に熱酸化
したのち、その熱酸化膜をエツチング除去すれば、島状
シリコン領域（２）の表面の粗さ及び研磨ダメージをよ
り効率よく低減化させることができる。

上記第１〜第３実施例における平坦化用の層（５）に対
する平坦化研磨工程（第１図Ａ１第２図Ａ及び第３図Ａ
参照）において、通常は、まず、ウェーハ（１）上のパ
ターン凸部（２）上に平坦化用の層（５）として例えば
厚み５μｍの多結晶シリコン層を例えばＣＶＤ法等で形
成したのち、固定砥粒定盤を用いて多結晶シリコン層（
５）上のパターン凸部（５ａ）のみを研磨して除去し、
全面を平坦化する。その後、通常のシリコンウェーハの
仕上げ研磨で用いている研磨条件にて上記平坦化した面
を仕上げ研磨して貼り合せ可能な鏡面に仕上げる（即ち
、キズと粗さを除去する〉。この通常の平坦化研磨にお
いては、固定砥粒定盤でパターン凸部（５ａ〉を除去し
た後、仕上げ研磨を行なったとき、除去したはずのパタ
ーン凸部が再び現われていることが判明した。この現わ
れてきたパターン凸部を段差測定器で調べた結果、１枚
のウェーハ内で高さ約１００除去度の凸状の段差と凹状
の段差が生じており、その原因としては次のことが考え
られる。即ち、凸状の段差は、最初の固定砥粒定盤によ
る平坦化研磨で完全にパターン凸部（５ａ）が除去され
ていない（約１００除去度残っている）ために、次の仕
上げ研磨時において、研磨砥粒が小さく、軟質クロスを
用いることから、段差を平坦にする能力が無く、逆に見
えにくかった段差を見え易くするためと考えられる。ま
た、凹状の段差は、最初の固定砥粒定盤による平坦化研
磨でパターン凸部（５ａ〉が完全に平坦になるところが
、凹状になっているからと思われる。通常、仕上げ研磨
は、選択性が強く、ダメージがある部分に対する研磨の
進みが速くなる。即ち、固定砥粒定盤による平坦化研磨
の際、パターン凸部（５ａ）が優先的に削られるが、こ
の研磨で平坦化になるまで固定砥粒定盤と接触するのは
、パターン凸部（５ａ）のみであり、このパターン凸部
（５ａ）のみで固定砥粒定盤の荷重を支えていることに
なる（パターン凸！（５ａ）は、ウェー／”ｉ面内で約
２０％の割合を占めるため、単位面積当たりかなり高い
圧力が加わっていることになる）。従って、平坦化研磨
によって段差がなくなったとき、パターン凸部（５ａ〉
が存在していた部分にかなりのダメージが入っており、
このダメージが原因で次の仕上げ研磨時、そのダメージ
の部分に対する研磨が速く進んで最終的に凹状の段差を
形成してしまうからと考えられる。

そこで本例では、固定砥粒定盤による平坦化研磨の後、
多少段差が残っていたとしても、その段差を平坦にでき
る研磨を追加し、更に仕上げ研磨の条件を通常の選択性
の強いものから選択性の弱いものにして多結晶シリコン
層（５）への研磨を行なうことにした。

即ち、第４図Ａに示すように、ウェーハ（１）上のパタ
ーン凸部（２）を含む全面（この第４図では絶縁膜等を
省略して図示）に平坦化用の層、例えば厚み５μｍの多
結晶シリコン層（５）をＣＶＤ法等で形成したのち、第
４図Ｂに示すように、固定砥粒定盤（２５）で平坦化研
磨を行なう。このとき、多結晶シリコン層（５）上に形
成されているパターン凸部（５ａ）を除去して平坦化す
る。

次に、第１図Ｃに示すように、砥粒径０．０５〜０．０
８μｍを有する砥粒が入ったＰ）１１０．０以下のアル
カリ系の研磨剤（２６）を滴下しながら、ハードクロス
（ポリエステル不織布にポリウレタンを含浸したもの、
硬度６０以上）　（２７）で第１回目の仕上げ研磨を行
なう（下表■参照）。

表 この第１回目の仕上げ研磨は、ハードクロス（２８）を
用いるため、高研磨レートで微小な段差、例えば１００
〜２００Ａ程度の段差を平坦に研磨することができる。

しかし、この研磨のままでは面粗さが大きく貼り合せに
は不適である。そこで面粗さを良好とするために、第４
図りに示す第２回目の仕上げ研磨を行なう。この第２回
目の仕上げ研磨は、上表◎に示すように、砥粒径０．０
５〜０．０８μｍを有する砥粒が入ったＰＨＩＯ，Ｏ以
下のアルカリ系の研磨剤（２６）を滴下しながら、ソフ
トクロス（硬度６０以下）　（２９）で研磨を行なう。

即ち、通常ＰＨＩ１．０のアルカリ系研磨剤を用いると
ころ、ＰＨ１０，０以下のアルカリ系研磨剤（２６）を
用いるため、選択性が通常の場合よりも弱く、研磨面（
多結晶シリコン層（５））に部分的にダメージが入って
いたとしても、その部分が優先的に研磨されるというこ
とがなく、全面に対し平均的に仕上げ研磨が行なわれ、
多結晶シリコン層（５）の上面を完全に平坦化させるこ
とができる。この本例に係る平坦化用の層（５）に対す
る研磨は、通常の場合と比べると、仕上げ研磨が２段階
となり、１工程増えることとなるが、第１回目の仕上げ
研磨は、微小な段差を取除くことが目的であること、ま
た高研磨レートであるため、平坦化研磨で生じた微小段
差を短時間で除去することができる。また、第１回目の
仕上げ研磨でほとんど仕上げに近い面までもっていくこ
とができるため、第２回目の仕上げ研磨も短時間で済ま
すことができる。従って、通常の仕上げ研磨と比べると
、トータルの研磨時間が１７２で済み、しかもパターン
凸部の再発生等が無く再現性が良好となる。

上記第１〜第３実施例におけるウェーハ（６）の表面層
を研磨する工程（第１図Ｃ及びＦ、第２図Ｃ及びＦ、第
３図Ｃ及びＥ参照）において、その表面層を均一に研磨
する場合、第５図に示すように、ウェーハ（６）と一定
の荷重が加えられる加圧プレー）（３１）間に弾性材（
３２）を介在させて、この弾性材＜３２）でウェーハ（
６）のテーバやうねりを吸収しなからウェーハ（６）の
表面（研磨面）を剛体定盤（３３）に均一に加圧してウ
ェーハ（６）゛の表面層を均一に研磨するようにしてい
る。尚、（３４）はリング状のテンブレー）（３１）で
ある。強制研磨の場合は、剛体定盤（３３）の回転数と
加圧プレー）　（３１）の回転数を変え、その回転方向
は同方向に設定される。従動研磨の場合は、剛体定盤（
３３）の回転数と加圧プレー）（３１）の回転数を同じ
にし、その回転方向も同じに設定される。ここで、通常
の場合、弾性材（３２）を−船釣なシリコーンゴム（ゴ
ム硬度：ＪＩＳＫ−６３０１の硬度測定に準拠した測定
方法によるゴム硬度＝４５±５度）で構成しているが、
この場合、ウェーハ（６）のテーパやうねり並びに剛体
定盤（３３）の曲率を吸収することができず、ウェーハ
（６）の表面層に対し３〜４μｍの研磨で０．５〜１μ
ｍの比較的大きな研磨取代のばらつき（研磨誤差）が生
じる。そのため、選択研磨時（第１図Ｃ１第２図Ｃ１第
３図Ｃ参照）、島状シリコン領域（２）のくぼみ（７）
が大きくなったり、２回目の研磨時（第１図Ｆ。

第２図Ｆ、第３図Ｅ参照〉、島状シリコン領域（２）を
平坦化できないなどのおそれがある。そこで、本例では
、弾性材（３２）を非常に軟質な弾性材にすることによ
り、ウェーハ（６）の表面層を均一に研磨できるように
する。即ち、弾性材（３２）として例えば単泡性の弾性
材、例えば単泡スポンジ（ゴム硬度＝３０度以下）を用
いて直径５インチ、厚み６００〜６５０μｍのウェーハ
（６）を研磨すれば、ウェーハ（６）の表面層に対し３
〜４μｍの研磨で、０．１以下以下の研磨取代のばらつ
き（研磨誤差）となり、通常の場合よりも高精度に研磨
することができる。

従って、選択研磨時に島状シリコン領域（２）に形成さ
れるくぼみ（７）が小さくなり、２回目の研磨時での島
状シリコン領域（２）の平坦化をより向上させることが
できる。

次に、第１〜第３実施例におけるＳ○工基板形成後の島
状シリコン領域（２）にデバイスを形成する過程におい
て、熱処理が頻繁に行なわれる。この熱処理は、通常、
第６図に示すように、全長駒６０ｃｍ程度の石英製のボ
ート（４１）にウェーハ（Ｗ）を所定間隔に並べたのち
、第７図に示すように、この石英ボー）（４１）を炉（
４２〉内に入れて行なわれる。

即ち、炉（４２〉に石英ボー）　（４１）を入れた状態
で炉（４２）の温度を目的の温度（例えば６００℃）ま
で上昇（昇温速度、例えば１０℃〜２０℃／ｍ１ｎ）さ
せたのち、ある一定時間（例えば３０分〉後、炉（４２
）の温度を下げて石英ボー）　（４１）を炉（４２〉の
外に出して熱処理が完了する。無処理のポイントは、ウ
ェーハ（Ｗ）に熱ショック（熱歪）を与えないようにす
ることである。強烈な熱ショックがあると転移が発生す
るおそれがあるからである。

一般に、熱処理用の炉（４２）は、第７図に示すように
、石英管（４３）の外周にヒータ（４４）を巻回してな
る。そのため、ウェーハ（Ｗ）を炉（４２）内へ入れた
のちの昇温時、ウェーハ（Ｗ＞の外周より温度が上がり
、ウェーハ（Ｗ）中心部と温度差が生じる。降温時も同
様に、外周部が先に冷えるため、中心部と外周部に温度
差が生じる。そのため、必然的にウェーハ（Ｗ）に熱シ
ョックが生じてしまうという不都合がある。この熱ショ
ックは、ウェーハ（Ｗ）に転位線（スリップライン）を
生ぜしめ、その後のデバイスリークにつながるという・
不都合がある。そこで本例では、第８図に示すようなド
ーナツ型の石英板（５１〉を用意したのち、第９図に示
すように、ウェーハ（Ｗ）を石英ボート（４１）に収容
する際、先ず両側に石英板（５１）を入れ、あとは順次
にウェーハ（Ｗ）、石英板（５１）というように交互に
収容し、その後、ウェーハ（Ｗ）と石英板（５１）を交
互に収容した石英ボー）　（４１）を第７図で示す炉（
４２〉に入れて熱処理を行なう。尚、本例での石英板（
５１）は、外径りをウェーハ（Ｗ）の外径とほぼ同じに
し、内径ｄをウェーハ（Ｗ）の外径の１／３、厚みｔを
０．５〜２ｍｍ程度とした。

このようにすれば、昇温時、第１０図Ａ（高温部分を斜
線で示す）に示すように、ウェーハ（Ｗ）の外周部（Ｗ
ａ）から温度が上がるが（第１０図Ｂの曲線Ｉ参照）、
石英板（５１）は熱伝導が悪いため、その外周部（５１
ａ）　　は温まりに＜＜、空洞である中心部の（５１ｂ
）　　の方が温度が上がり易い（第１０図Ｂの曲線■参
照）。従って、昇温時は、この石英板（５１〉により炉
（４２）内周辺の昇温が抑えられ、炉（４２）内中心部
はそのまま昇温するので、第１Ｏ図Ｃの曲線■に示すよ
うに、ウェーハ（Ｗ）の温度分布は平坦化され、外周部
と中心部での温度差が低減化される。一方、降温時は、
第１１図Ａに示すように、ウェーハ（’ｖＶ　）の外周
部（Ｗａ）から冷めるが（第１１図Ｂの曲線Ｉ参照）、
石英板（５１）の外周部（５１ａ）　　は冷めにくく、
中心部（５１ｂ）　　の方が温度が下がり易い（第１１
図Ｂの曲線■参照〉。従って、降温時は石英板（５１）
により炉（４２）内周辺の降温が抑えられ炉（４２）内
中心部は降温が促進されるので、結果的に第１１図Ｃの
曲線■に示すように、ウェーハ（Ｗ）の温度分布は平坦
化され、その外周部（Ｗａ）と中心部（ｗｂ）の温度差
が低減化される。

このように、熱処理での昇温時及び降温時において、ウ
ェーハ（Ｗ）の温度分布が外周部（Ｗａ）から中心部（
ｗｂ）にかけて平坦化するため、ウェーハ（Ｗ）　　に
対する熱ショックの発生が防止され、高信頼性のあるウ
ェーハ（Ｗ＞を得ることができ、デバイスの歩留りを向
上させることができる。

〔発明の効果〕

本発明に係る半導体基板の製法は、半導体基板の段差を
有する主面に互いにエツチング特性を異にする第１及び
第２の絶縁膜を積層したのち、上記半導体基板と別の基
板を貼り合せ、次いで、上記半導体基板を第１の絶縁膜
で仕切られた複数の島状半導体領域が全て露出するまで
選択研磨したのち、露出する第１の絶縁膜をエツチング
除去して、第２の絶縁膜のうち、上記島状半導体領域の
周辺における第２の絶縁膜を露出させ、その後、第２の
絶縁膜の露出面をストッパとして上記島状半導体領域を
研磨する。あるいは、半導体基板の段差を有する主面に
絶縁膜を形成したのち、上記半導体基板と別の基板を貼
り合せ、次いで、上記半導体基板を絶縁膜で仕切られた
複数の島状半導体領域が全て露出するまで選択研磨した
のち、絶縁膜のうち、上記島状半導体領域の周辺におけ
る露出する絶縁膜を途中までエツチング除去し、次いで
、エツチング除去した後の絶縁膜の表面をストッパとし
て上記島状半導体領域を研磨するようにしたので、基板
全面に均一な島状半導体領域を形成することができると
共に、島状半導体領域の表面の粗さ及びダメージを低減
化させることができ、半導体基板（ＳＯＩ基板）の高品
質化を実現させることができる。

また、本発明に係る半導体基板の製法は、半導体基板の
段差を有する主面に絶縁膜を形成したのち、上記半導体
基板と別の基板を貼り合せ、次いで、半導体基板を絶縁
膜で仕切られた複数の島状半導体領域が全て露出するま
で選択研磨したのち、絶縁膜のうち、上記島状半導体領
域の周辺における露出する絶縁膜を上記島状半導体領域
と共に途中まで研磨するようにしたので、基板全面に均
一な島状半導体領域を形成することができると共に、島
状半導体領域の表面の粗さを低減化することができ、半
導体基板（Ｓ○■基板）の品質を向上させることができ
る。また、更に半導体基板の製造工程の簡略化をも図る
ことができる。

【図面の簡単な説明】

第１図は第１実施例に係るＳＯＩ基板の製法を示す工程
図、第２図は第２実施例に係るＳＯＩ基板の製法を示す
工程図、第３図は第３実施例に係るＳＯＩ基板の製法を
示す工程図、第４図は平坦化用の層に対する研磨方法を
示す工程図、第５図は研磨盤を示す構成図、第６図は石
英ボートを示す構成図、第７図は炉を示す構成図、第８
図Ａ及びＢは石英板を示す平面図及び側断面図、第９図
はウェーハと石英板の収容状態を示す説明図、第１０図
は昇温時でのウェーハの温度分布を示す説明図、第１１
図は降温時でのウェーハの温度分布を示す説明図、第１
２図は従来例に係るＳ○工基板の製法を示す工程図であ
る。 （Ａ、）、（Ａ２）及び（Ａ３）はＳＯＩ基板、（１）
及び（６）はシリコンンウェーハ、（２）は島状シリコ
ン領域（素子形成部）　、（３）、　（１１）　及び（
２１）は５１０２膜、（４）はＳｉＮ膜、（５）は平坦
化用の層、（７）はくぼみを示す。 代 理 人 松 隈 秀 盛 第 図 ｌ５Ｏ１１枚 こ実ｉｖ−伊廉示す工程図 第２図 Ａｌ５ｏｌ暮板 篤３便走例に示す工ｆ！図 第３図 第７図 Ａ 第９図 第１０図 第１１図 ６４苓曙化用４層 第１２図 旦Ｓｏｌ茶破 手続補正書 平底 ２年 ２月 ３１日

Claims (1)

1. 【特許請求の範囲】 １、半導体基板の段差を有する主面に互いにエッチング
   特性を異にする第１及び第２の絶縁膜を積層する工程と
   、 上記半導体基板と別の基板を貼り合せる工程と、 上記半導体基板を上記第１の絶縁膜で仕切られた複数の
   島状半導体領域が全て露出するまで選択研磨する工程と
   、 上記第１の絶縁膜をエッチング除去して、上記第２の絶
   縁膜のうち、上記島状半導体領域周辺における第２の絶
   縁膜を露出させる工程と、上記第２の絶縁膜の露出面を
   ストッパとして上記島状半導体領域を研磨する工程とを
   有することを特徴とする半導体基板の製法。 ２、半導体基板の段差を有する主面に絶縁膜を形成する
   工程と、 上記半導体基板と別の基板を貼り合せる工程上記半導体
   基板を上記絶縁膜で仕切られた複数の島状半導体領域が
   全て露出するまで選択研磨する工程と、 上記絶縁膜のうち、上記島状半導体領域の周辺における
   絶縁膜を途中までエッチング除去する工程と、 エッチング除去した後の上記絶縁膜の表面をストッパと
   して上記島状半導体領域を研磨する工程とを有すること
   を特徴とする半導体基板の製法。 ３、半導体基板の段差を有する主面に絶縁膜を形成する
   工程と、 上記半導体基板と別の基板を貼り合せる工程と、 上記半導体基板を上記絶縁膜で仕切られた複数の島状半
   導体領域が全て露出するまで選択研磨する工程と、 上記絶縁膜のうち、上記島状半導体領域の周辺における
   絶縁膜を上記島状半導体領域と共に途中まで研磨する工
   程とを有することを特徴とする半導体基板の製法。