JPH04286145A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH04286145A JPH04286145A JP3049808A JP4980891A JPH04286145A JP H04286145 A JPH04286145 A JP H04286145A JP 3049808 A JP3049808 A JP 3049808A JP 4980891 A JP4980891 A JP 4980891A JP H04286145 A JPH04286145 A JP H04286145A
- Authority
- JP
- Japan
- Prior art keywords
- cap
- solder
- chip
- metallized layer
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/877—Bump connectors and die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特にチップキャリヤ（Ｃｈｉｐ Ｃａｒｒｉｅｒ
）形半導体集積回路装置に適用して有効な技術に関する
ものである。
関し、特にチップキャリヤ（Ｃｈｉｐ Ｃａｒｒｉｅｒ
）形半導体集積回路装置に適用して有効な技術に関する
ものである。
【０００２】
【従来の技術】特開昭６２−２４９４２９号公報、特開
昭６３−３１０１３９号公報には、パッケージ基板に実
装した半導体チップをキャップで気密封止したチップキ
ャリヤが記載されている。
昭６３−３１０１３９号公報には、パッケージ基板に実
装した半導体チップをキャップで気密封止したチップキ
ャリヤが記載されている。
【０００３】上記文献に記載されたチップキャリヤを図
７に示す。チップキャリヤ２０は、ムライトなどのセラ
ミック材料からなるパッケージ基板２１の主面に設けた
電極２２上に半田バンプ２３を介して半導体チップ２４
をフェイスダウンボンディングし、この半導体チップ２
４をキャップ２５で気密封止したパッケージ構造を有し
ている。キャップ２５は、窒化アルミニウム（ＡｌＮ）
などの高熱伝導性セラミックからなり、封止用半田２６
によってパッケージ基板２１の主面に接合されている。 パッケージ基板２１の主面の周縁部およびキャップ２５
の脚部の下面のそれぞれには、封止用半田２６の濡れ性
を向上させるためのメタライズ層２７が設けられている
。上記パッケージ基板２１とキャップ２５とによって囲
まれたキャビティ内に封止されているチップ２４の背面
（上面）は、伝熱用半田２８によってキャップ２５の下
面に接合されている。これは、チップ２４から発生した
熱を伝熱用半田２８を通じてキャップ２５に伝達するた
めの構造である。上記伝熱用半田２８の濡れ性を向上さ
せるため、キャップ２５の下面およびチップ２４の背面
には、メタライズ層２７が設けられている。
７に示す。チップキャリヤ２０は、ムライトなどのセラ
ミック材料からなるパッケージ基板２１の主面に設けた
電極２２上に半田バンプ２３を介して半導体チップ２４
をフェイスダウンボンディングし、この半導体チップ２
４をキャップ２５で気密封止したパッケージ構造を有し
ている。キャップ２５は、窒化アルミニウム（ＡｌＮ）
などの高熱伝導性セラミックからなり、封止用半田２６
によってパッケージ基板２１の主面に接合されている。 パッケージ基板２１の主面の周縁部およびキャップ２５
の脚部の下面のそれぞれには、封止用半田２６の濡れ性
を向上させるためのメタライズ層２７が設けられている
。上記パッケージ基板２１とキャップ２５とによって囲
まれたキャビティ内に封止されているチップ２４の背面
（上面）は、伝熱用半田２８によってキャップ２５の下
面に接合されている。これは、チップ２４から発生した
熱を伝熱用半田２８を通じてキャップ２５に伝達するた
めの構造である。上記伝熱用半田２８の濡れ性を向上さ
せるため、キャップ２５の下面およびチップ２４の背面
には、メタライズ層２７が設けられている。
【０００４】パッケージ基板２１の内層には、例えばＷ
（タングステン）からなる内部配線２９が形成されてお
り、この内部配線２９を通じてパッケージ基板２１の主
面側の電極２２と下面側の電極２２とが電気的に接続さ
れている。下面側の電極２２には、チップキャリヤ２０
をモジュール基板などに実装する際の外部端子となる半
田バンプ３０が接合される。
（タングステン）からなる内部配線２９が形成されてお
り、この内部配線２９を通じてパッケージ基板２１の主
面側の電極２２と下面側の電極２２とが電気的に接続さ
れている。下面側の電極２２には、チップキャリヤ２０
をモジュール基板などに実装する際の外部端子となる半
田バンプ３０が接合される。
【０００５】上記チップキャリヤを組立てるには、まず
チップの主面に接合した半田バンプをチップマウント装
置を用いてパッケージ基板の主面の電極上に正確に位置
決めする。続いて、上記チップを搭載したパッケージ基
板を不活性ガス雰囲気のリフロー炉に移送し、この中で
半田バンプを加熱、再溶融することによって、チップを
パッケージ基板の主面にフェイスダウンボンディングす
る。
チップの主面に接合した半田バンプをチップマウント装
置を用いてパッケージ基板の主面の電極上に正確に位置
決めする。続いて、上記チップを搭載したパッケージ基
板を不活性ガス雰囲気のリフロー炉に移送し、この中で
半田バンプを加熱、再溶融することによって、チップを
パッケージ基板の主面にフェイスダウンボンディングす
る。
【０００６】次に、封止用半田を用いて上記パッケージ
基板の主面にキャップを接合する。
基板の主面にキャップを接合する。
【０００７】また、伝熱用半田を用いてチップの背面を
キャップの下面に接合する。キャップをパッケージ基板
の主面に半田付けする作業と、チップの背面をキャップ
の下面に半田付けする作業とは同一工程で行われる。す
なわち、チップの背面にプリフォーム半田を載せ、さら
にその上にキャップを載せた後、キャップの上に錘りな
どを載せて適度の荷重を印加した状態でリフロー炉にて
上記プリフォーム半田を加熱、溶融する。溶融した半田
は、このとき、キャップに加わる荷重のためにその一部
がキャップの内壁を伝わり、パッケージ基板の主面の周
縁部とキャップの脚部との隙間に流れ込み、これによっ
てチップの背面がキャップの下面に接合されると同時に
パッケージ基板とキャップとの接合がなされる。
キャップの下面に接合する。キャップをパッケージ基板
の主面に半田付けする作業と、チップの背面をキャップ
の下面に半田付けする作業とは同一工程で行われる。す
なわち、チップの背面にプリフォーム半田を載せ、さら
にその上にキャップを載せた後、キャップの上に錘りな
どを載せて適度の荷重を印加した状態でリフロー炉にて
上記プリフォーム半田を加熱、溶融する。溶融した半田
は、このとき、キャップに加わる荷重のためにその一部
がキャップの内壁を伝わり、パッケージ基板の主面の周
縁部とキャップの脚部との隙間に流れ込み、これによっ
てチップの背面がキャップの下面に接合されると同時に
パッケージ基板とキャップとの接合がなされる。
【０００８】
【発明が解決しようとする課題】しかしながら、前述し
たチップキャリヤの組立て方法は、チップとキャップと
の間に挟んだプリフォーム半田をリフロー炉で加熱、溶
融する際、キャップに加わる荷重によってチップの下面
の半田バンプが変形したり、潰れたりし易いという問題
があった。また、溶融した半田がキャップの内壁を伝わ
ってパッケージ基板とキャップとの隙間に流れ込むのに
ある程度の時間を必要とするため、組立て時間が長くな
るという問題があった。
たチップキャリヤの組立て方法は、チップとキャップと
の間に挟んだプリフォーム半田をリフロー炉で加熱、溶
融する際、キャップに加わる荷重によってチップの下面
の半田バンプが変形したり、潰れたりし易いという問題
があった。また、溶融した半田がキャップの内壁を伝わ
ってパッケージ基板とキャップとの隙間に流れ込むのに
ある程度の時間を必要とするため、組立て時間が長くな
るという問題があった。
【０００９】本発明の目的は、前記の構成を備えたチッ
プキャリヤの製造歩留りを向上させることのできる技術
を提供することにある。
プキャリヤの製造歩留りを向上させることのできる技術
を提供することにある。
【００１０】本発明の他の目的は、前記の構成を備えた
チップキャリヤの製造時間を短縮することのできる技術
を提供することにある。
チップキャリヤの製造時間を短縮することのできる技術
を提供することにある。
【００１１】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１２】
【課題を解決するための手段】半田バンプを介してチッ
プを実装したパッケージ基板の主面に封止用半田を用い
てキャップを半田付けすることにより前記チップを気密
封止するとともに、前記キャップの下面に伝熱用半田を
用いて前記チップの背面を半田付けしてなるチップキャ
リヤにおいて、前記パッケージ基板の主面の周縁部およ
び前記キャップの脚部の下面のそれぞれに前記封止用半
田の濡れ性を向上させるための第一のメタライズ層を設
けるとともに、前記キャップの下面において前記チップ
の背面と対向する箇所に前記伝熱用半田の濡れ性を向上
させるための第二のメタライズ層を設け、前記キャップ
の脚部の下面に設けた前記第一のメタライズ層と前記第
二のメタライズ層とを一部で連続させるものである。
プを実装したパッケージ基板の主面に封止用半田を用い
てキャップを半田付けすることにより前記チップを気密
封止するとともに、前記キャップの下面に伝熱用半田を
用いて前記チップの背面を半田付けしてなるチップキャ
リヤにおいて、前記パッケージ基板の主面の周縁部およ
び前記キャップの脚部の下面のそれぞれに前記封止用半
田の濡れ性を向上させるための第一のメタライズ層を設
けるとともに、前記キャップの下面において前記チップ
の背面と対向する箇所に前記伝熱用半田の濡れ性を向上
させるための第二のメタライズ層を設け、前記キャップ
の脚部の下面に設けた前記第一のメタライズ層と前記第
二のメタライズ層とを一部で連続させるものである。
【００１３】
【作用】上記した手段によれば、キャップの脚部の下面
に設けた第一のメタライズ層と、キャップの下面におい
てチップの背面と対向する箇所に設けた第二のメタライ
ズ層とを一部で連続させることにより、チップとキャッ
プとの間に挟んだプリフォーム半田を加熱、溶融した際
、溶融半田の一部は、上記第一および第二のメタライズ
層の表面を伝ってパッケージ基板の主面の周縁部とキャ
ップの脚部との隙間に速やかに流れ込むことができる。
に設けた第一のメタライズ層と、キャップの下面におい
てチップの背面と対向する箇所に設けた第二のメタライ
ズ層とを一部で連続させることにより、チップとキャッ
プとの間に挟んだプリフォーム半田を加熱、溶融した際
、溶融半田の一部は、上記第一および第二のメタライズ
層の表面を伝ってパッケージ基板の主面の周縁部とキャ
ップの脚部との隙間に速やかに流れ込むことができる。
【００１４】以下、本発明を実施例により説明する。な
お、実施例を説明するための全図において、同一機能を
有するものは同一の符号を付し、その繰り返しの説明は
省略する。
お、実施例を説明するための全図において、同一機能を
有するものは同一の符号を付し、その繰り返しの説明は
省略する。
【００１５】
【実施例】図１に示すように、本実施例のチップキャリ
ヤ１は、ムライトなどのセラミック材料からなるパッケ
ージ基板２の主面の電極３上に半田バンプ４を介してフ
ェイスダウンボンディングした半導体チップ５をキャッ
プ６で気密封止したパッケージ構造を有している。上記
チップキャリヤ１は、その外形寸法が、縦×横＝１０〜
１４ｍｍ×１０〜１４ｍｍ程度の微小なもので、マイク
ロ・キャリヤ・フォー・エル・エス・アイ・チップ（Ｍ
ｉｃｒｏ Ｃａｒｒｉｅｒ ｆｏｒ ＬＳＩ Ｃｈｉｐ
）とも称される。
ヤ１は、ムライトなどのセラミック材料からなるパッケ
ージ基板２の主面の電極３上に半田バンプ４を介してフ
ェイスダウンボンディングした半導体チップ５をキャッ
プ６で気密封止したパッケージ構造を有している。上記
チップキャリヤ１は、その外形寸法が、縦×横＝１０〜
１４ｍｍ×１０〜１４ｍｍ程度の微小なもので、マイク
ロ・キャリヤ・フォー・エル・エス・アイ・チップ（Ｍ
ｉｃｒｏ Ｃａｒｒｉｅｒ ｆｏｒ ＬＳＩ Ｃｈｉｐ
）とも称される。
【００１６】上記半田バンプ４は、例えば３〜４重量％
程度のＳｎを含有するＰｂ／Ｓｎ合金（溶融温度＝３２
０〜３３０℃程度）からなる。上記キャップ６は、例え
ば窒化アルミニウム（ＡｌＮ）などの高熱伝導性セラミ
ックからなり、その脚部は、封止用半田７によってパッ
ケージ基板２の主面の周縁部に半田付けされている。
程度のＳｎを含有するＰｂ／Ｓｎ合金（溶融温度＝３２
０〜３３０℃程度）からなる。上記キャップ６は、例え
ば窒化アルミニウム（ＡｌＮ）などの高熱伝導性セラミ
ックからなり、その脚部は、封止用半田７によってパッ
ケージ基板２の主面の周縁部に半田付けされている。
【００１７】パッケージ基板２の主面の周縁部およびキ
ャップ６の脚部の下面のそれぞれには、封止用半田７の
濡れ性を向上させるための第一のメタライズ層８ａが設
けられている。上記メタライズ層８ａは、例えばＴｉ、
ＮｉおよびＡｕの薄膜を蒸着法によって堆積した複合金
属膜からなる。
ャップ６の脚部の下面のそれぞれには、封止用半田７の
濡れ性を向上させるための第一のメタライズ層８ａが設
けられている。上記メタライズ層８ａは、例えばＴｉ、
ＮｉおよびＡｕの薄膜を蒸着法によって堆積した複合金
属膜からなる。
【００１８】上記パッケージ基板２の主面とキャップ６
の下面とによって囲まれたキャビティの中に封止されて
いるチップ５の背面（上面）は、伝熱用半田９によって
キャップ６の下面に半田付けされている。これは、チッ
プ５から発生する熱を伝熱用半田９を通じてキャップ６
に伝達するためである。上記伝熱用半田９の濡れ性を向
上させるため、キャップ６の下面においてチップ５の背
面と対向する箇所には、第二のメタライズ層８ｂが設け
られている。封止用半田７および伝熱用半田９は、例え
ば１０重量％程度のＳｎを含有するＰｂ／Ｓｎ合金（溶
融温度＝２７５〜３００℃程度）からなる。
の下面とによって囲まれたキャビティの中に封止されて
いるチップ５の背面（上面）は、伝熱用半田９によって
キャップ６の下面に半田付けされている。これは、チッ
プ５から発生する熱を伝熱用半田９を通じてキャップ６
に伝達するためである。上記伝熱用半田９の濡れ性を向
上させるため、キャップ６の下面においてチップ５の背
面と対向する箇所には、第二のメタライズ層８ｂが設け
られている。封止用半田７および伝熱用半田９は、例え
ば１０重量％程度のＳｎを含有するＰｂ／Ｓｎ合金（溶
融温度＝２７５〜３００℃程度）からなる。
【００１９】パッケージ基板２の内層には、例えばＷか
らなる内部配線１０が形成されており、この内部配線１
０を通じてパッケージ基板２の主面側の電極３と下面側
の電極３とが電気的に接続されている。なお、図示は省
略するが、下面側の電極３には、チップキャリヤ１をモ
ジュール基板などに実装する際の外部端子となる半田バ
ンプが接合される。上記半田バンプは、封止用半田７よ
りもさらに低融点の半田、例えば３．０重量％程度のＡ
ｇを含有するＳｎ／Ａｇ合金（溶融温度＝２２１〜２２
２℃程度）からなる。
らなる内部配線１０が形成されており、この内部配線１
０を通じてパッケージ基板２の主面側の電極３と下面側
の電極３とが電気的に接続されている。なお、図示は省
略するが、下面側の電極３には、チップキャリヤ１をモ
ジュール基板などに実装する際の外部端子となる半田バ
ンプが接合される。上記半田バンプは、封止用半田７よ
りもさらに低融点の半田、例えば３．０重量％程度のＡ
ｇを含有するＳｎ／Ａｇ合金（溶融温度＝２２１〜２２
２℃程度）からなる。
【００２０】図２は、前記キャップ６の内側を示す斜視
図である。同図に示すように、キャップ６の脚部の下面
（図では上面）に設けられた第一のメタライズ層８ａと
、キャップ６の下面においてチップ５の背面と対向する
箇所に設けられた第二のメタライズ層８ｂとは、例えば
キャップ６の内壁に４箇所設けられた第三のメタライズ
層８ｃを介して接続されている。すなわち、第一のメタ
ライズ層８ａと第二のメタライズ層８ｂとは、それらの
一部が上記メタライズ層８ｃを通じて連続した状態にな
っている。上記メタライズ層８ａ，８ｂ，８ｃは、例え
ば同一の工程で形成した同一の複合金属膜からなる。
図である。同図に示すように、キャップ６の脚部の下面
（図では上面）に設けられた第一のメタライズ層８ａと
、キャップ６の下面においてチップ５の背面と対向する
箇所に設けられた第二のメタライズ層８ｂとは、例えば
キャップ６の内壁に４箇所設けられた第三のメタライズ
層８ｃを介して接続されている。すなわち、第一のメタ
ライズ層８ａと第二のメタライズ層８ｂとは、それらの
一部が上記メタライズ層８ｃを通じて連続した状態にな
っている。上記メタライズ層８ａ，８ｂ，８ｃは、例え
ば同一の工程で形成した同一の複合金属膜からなる。
【００２１】次に、上記の構成からなるチップキャリヤ
１の組立方法を図３〜図５を用いて説明する。
１の組立方法を図３〜図５を用いて説明する。
【００２２】まず図３に示すように、チップ５の主面に
形成した半田バンプ４をパッケージ基板２の主面の電極
３上に正確に位置決めする。この位置決めはチップマウ
ント装置などの機械を用いて行う。次に、上記パッケー
ジ基板２をリフロー炉に搬送する。上記リフロー炉の内
部は、半田バンプ４の表面の酸化を防止するために、窒
素、アルゴンなどの不活性ガス、または上記不活性ガス
に水素を混合した還元性ガスを充填した雰囲気になって
いる。そして、炉内の温度を半田バンプ４の溶融温度よ
りも幾分高め（３４０〜３５０℃程度）に設定して半田
バンプ４を加熱、溶融することにより、チップ５をパッ
ケージ基板２の主面にフェイスダウンボンディングする
（図４）。
形成した半田バンプ４をパッケージ基板２の主面の電極
３上に正確に位置決めする。この位置決めはチップマウ
ント装置などの機械を用いて行う。次に、上記パッケー
ジ基板２をリフロー炉に搬送する。上記リフロー炉の内
部は、半田バンプ４の表面の酸化を防止するために、窒
素、アルゴンなどの不活性ガス、または上記不活性ガス
に水素を混合した還元性ガスを充填した雰囲気になって
いる。そして、炉内の温度を半田バンプ４の溶融温度よ
りも幾分高め（３４０〜３５０℃程度）に設定して半田
バンプ４を加熱、溶融することにより、チップ５をパッ
ケージ基板２の主面にフェイスダウンボンディングする
（図４）。
【００２３】次に、図５に示すように、チップ５の背面
上に所定の体積を有する伝熱用半田９（プリフォーム半
田）を載せ、さらにその上にキャップ６を載せる。続い
て、この状態でパッケージ基板２を水平に保ったままリ
フロー炉に搬送する。上記リフロー炉の内部は、伝熱用
半田９の表面の酸化を防止するために、前記不活性ガス
または還元性ガスを充填した雰囲気になっている。そし
て、炉内の温度を伝熱用半田９の溶融温度よりも幾分高
め（３１０℃程度）に設定して伝熱用半田９を加熱、溶
融する。これにより、溶融した半田は、第二のメタライ
ズ層８ｃの表面に沿って濡れ広がり、その一部が第三の
メタライズ層８ｃの表面を伝ってパッケージ基板２の主
面の周縁部とキャップ６の脚部との隙間に速やかに流れ
込んで封止用半田７となり、前記図１に示したチップキ
ャリヤ１の組立てが略完了する。
上に所定の体積を有する伝熱用半田９（プリフォーム半
田）を載せ、さらにその上にキャップ６を載せる。続い
て、この状態でパッケージ基板２を水平に保ったままリ
フロー炉に搬送する。上記リフロー炉の内部は、伝熱用
半田９の表面の酸化を防止するために、前記不活性ガス
または還元性ガスを充填した雰囲気になっている。そし
て、炉内の温度を伝熱用半田９の溶融温度よりも幾分高
め（３１０℃程度）に設定して伝熱用半田９を加熱、溶
融する。これにより、溶融した半田は、第二のメタライ
ズ層８ｃの表面に沿って濡れ広がり、その一部が第三の
メタライズ層８ｃの表面を伝ってパッケージ基板２の主
面の周縁部とキャップ６の脚部との隙間に速やかに流れ
込んで封止用半田７となり、前記図１に示したチップキ
ャリヤ１の組立てが略完了する。
【００２４】このように、キャップ６の内壁に設けた第
三のメタライズ層８ｃを介して第一のメタライズ層８ａ
と第二のメタライズ層８ｂとを一部連続させた本実施例
のチップキャリヤ１によれば、溶融した伝熱用半田９の
一部が上記第三のメタライズ層８ｃの表面を伝ってパッ
ケージ基板２の主面の周縁部とキャップ６の脚部との隙
間に速やかに流れ込むため、チップ５の封止を短時間で
行うことができる。
三のメタライズ層８ｃを介して第一のメタライズ層８ａ
と第二のメタライズ層８ｂとを一部連続させた本実施例
のチップキャリヤ１によれば、溶融した伝熱用半田９の
一部が上記第三のメタライズ層８ｃの表面を伝ってパッ
ケージ基板２の主面の周縁部とキャップ６の脚部との隙
間に速やかに流れ込むため、チップ５の封止を短時間で
行うことができる。
【００２５】また、キャップに加える荷重を不要、もし
くは著しく軽減することができるので、伝熱用半田９を
溶融する際のチップ５の変形や潰れを防止することがで
き、チップキャリヤ１の組立て歩留りが向上する。
くは著しく軽減することができるので、伝熱用半田９を
溶融する際のチップ５の変形や潰れを防止することがで
き、チップキャリヤ１の組立て歩留りが向上する。
【００２６】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００２７】例えば図６に示すように、第三のメタライ
ズ層８ｃをキャップ６の内壁の四隅に設けるなど、第三
のメタライズ層の配置や形状は適宜変更することができ
る。
ズ層８ｃをキャップ６の内壁の四隅に設けるなど、第三
のメタライズ層の配置や形状は適宜変更することができ
る。
【００２８】なお、いずれの場合も第三のメタライズ層
の面積が大き過ぎると、パッケージ基板の主面の周縁部
とキャップの脚部との隙間に過剰の半田が流れ込み、チ
ップの背面に残る伝熱用半田の量が不足するため、チッ
プの背面とキャップの下面との隙間にボイドなどが発生
し、チップの放熱性が低下する。他方、第三のメタライ
ズ層の面積が小さ過ぎると、パッケージ基板の主面の周
縁部とキャップの脚部との隙間に半田が流れ込むのに長
時間を要してしまう。従って、第三のメタライズ層の面
積は、半田キャップの面積や形状などに応じて最適とな
るように設計する必要がある。
の面積が大き過ぎると、パッケージ基板の主面の周縁部
とキャップの脚部との隙間に過剰の半田が流れ込み、チ
ップの背面に残る伝熱用半田の量が不足するため、チッ
プの背面とキャップの下面との隙間にボイドなどが発生
し、チップの放熱性が低下する。他方、第三のメタライ
ズ層の面積が小さ過ぎると、パッケージ基板の主面の周
縁部とキャップの脚部との隙間に半田が流れ込むのに長
時間を要してしまう。従って、第三のメタライズ層の面
積は、半田キャップの面積や形状などに応じて最適とな
るように設計する必要がある。
【００２９】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【００３０】半田バンプを介してチップを実装したパッ
ケージ基板の主面に封止用半田を用いてキャップを半田
付けすることにより前記チップを気密封止するとともに
、前記キャップの下面に伝熱用半田を用いて前記チップ
の背面を半田付けしてなるチップキャリヤにおいて、前
記パッケージ基板の主面の周縁部および前記キャップの
脚部の下面のそれぞれに前記封止用半田の濡れ性を向上
させるための第一のメタライズ層を設けるとともに、前
記キャップの下面において前記チップの背面と対向する
箇所に前記伝熱用半田の濡れ性を向上させるための第二
のメタライズ層を設け、前記キャップの脚部の下面に設
けた前記第一のメタライズ層と前記第二のメタライズ層
とを一部で連続させることにより、前記チップキャリヤ
の製造歩留りを向上させることができる。また、前記チ
ップキャリヤの製造時間を短縮することができる。
ケージ基板の主面に封止用半田を用いてキャップを半田
付けすることにより前記チップを気密封止するとともに
、前記キャップの下面に伝熱用半田を用いて前記チップ
の背面を半田付けしてなるチップキャリヤにおいて、前
記パッケージ基板の主面の周縁部および前記キャップの
脚部の下面のそれぞれに前記封止用半田の濡れ性を向上
させるための第一のメタライズ層を設けるとともに、前
記キャップの下面において前記チップの背面と対向する
箇所に前記伝熱用半田の濡れ性を向上させるための第二
のメタライズ層を設け、前記キャップの脚部の下面に設
けた前記第一のメタライズ層と前記第二のメタライズ層
とを一部で連続させることにより、前記チップキャリヤ
の製造歩留りを向上させることができる。また、前記チ
ップキャリヤの製造時間を短縮することができる。
【図１】本発明の一実施例であるチップキャリヤ形半導
体集積回路装置を示す断面図である。
体集積回路装置を示す断面図である。
【図２】このチップキャリヤ形半導体集積回路装置のキ
ャップを示す斜視図である。
ャップを示す斜視図である。
【図３】このチップキャリヤ形半導体集積回路装置の製
造方法を示す断面図である。
造方法を示す断面図である。
【図４】このチップキャリヤ形半導体集積回路装置の製
造方法を示す断面図である。
造方法を示す断面図である。
【図５】このチップキャリヤ形半導体集積回路装置の製
造方法を示す断面図である。
造方法を示す断面図である。
【図６】本発明の他の実施例であるチップキャリヤ形半
導体集積回路装置のキャップを示す斜視図である。
導体集積回路装置のキャップを示す斜視図である。
【図７】従来のチップキャリヤ形半導体集積回路装置を
示す要部断面図である。
示す要部断面図である。
１ チップキャリヤ
２ パッケージ基板
３ 電極
４ 半田バンプ
５ 半導体チップ
６ キャップ
７ 封止用半田
８ａ メタライズ層
８ｂ メタライズ層
８ｃ メタライズ層
９ 伝熱用半田
１０ 内部配線
２０ チップキャリヤ
２１ パッケージ基板
２２ 電極
２３ 半田バンプ
２４ 半導体チップ
２５ キャップ
２６ 封止用半田
２７ メタライズ層
２８ 伝熱用半田
２９ 内部配線
３０ 半田バンプ
Claims (3)
- 【請求項１】 半田バンプを介して半導体チップを実
装したパッケージ基板の主面に封止用半田を用いてキャ
ップを半田付けすることにより前記半導体チップを気密
封止するとともに、前記キャップの下面に伝熱用半田を
用いて前記半導体チップの背面を半田付けしてなるチッ
プキャリヤを有する半導体集積回路装置であって、前記
パッケージ基板の主面の周縁部および前記キャップの脚
部の下面のそれぞれに前記封止用半田の濡れ性を向上さ
せるための第一のメタライズ層を設けるとともに、前記
キャップの下面において前記半導体チップの背面と対向
する箇所に前記伝熱用半田の濡れ性を向上させるための
第二のメタライズ層を設け、前記キャップの脚部の下面
に設けた前記第一のメタライズ層と前記第二のメタライ
ズ層とを一部で連続させたことを特徴とする半導体集積
回路装置。 - 【請求項２】 前記キャップの脚部の下面に設けた前
記第一のメタライズ層と前記第二のメタライズ層とは、
同一の工程で形成された同一の導電膜からなることを特
徴とする請求項１記載の半導体集積回路装置。 - 【請求項３】 半田バンプを介して半導体チップを実
装したパッケージ基板の主面に封止用半田を用いてキャ
ップを半田付けすることにより前記半導体チップを気密
封止するとともに、前記キャップの下面に伝熱用半田を
用いて前記半導体チップの背面を半田付けしてなるチッ
プキャリヤを有する半導体集積回路装置であって、前記
パッケージ基板の主面の周縁部および前記キャップの脚
部の下面のそれぞれに前記封止用半田の濡れ性を向上さ
せるための第一のメタライズ層を設けるとともに、前記
半導体チップの背面に前記伝熱用半田の濡れ性を向上さ
せるための第二のメタライズ層を設け、前記キャップの
脚部の下面に設けた前記第一のメタライズ層の一部を前
記半導体チップの背面まで延在させたことを特徴とする
半導体集積回路装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3049808A JPH04286145A (ja) | 1991-03-14 | 1991-03-14 | 半導体集積回路装置 |
| US07/850,738 US5219794A (en) | 1991-03-14 | 1992-03-13 | Semiconductor integrated circuit device and method of fabricating same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3049808A JPH04286145A (ja) | 1991-03-14 | 1991-03-14 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04286145A true JPH04286145A (ja) | 1992-10-12 |
Family
ID=12841435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3049808A Pending JPH04286145A (ja) | 1991-03-14 | 1991-03-14 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04286145A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6075289A (en) * | 1996-10-24 | 2000-06-13 | Tessera, Inc. | Thermally enhanced packaged semiconductor assemblies |
-
1991
- 1991-03-14 JP JP3049808A patent/JPH04286145A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6075289A (en) * | 1996-10-24 | 2000-06-13 | Tessera, Inc. | Thermally enhanced packaged semiconductor assemblies |
| US6354485B1 (en) | 1996-10-24 | 2002-03-12 | Tessera, Inc. | Thermally enhanced packaged semiconductor assemblies |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5219794A (en) | Semiconductor integrated circuit device and method of fabricating same | |
| US4577056A (en) | Hermetically sealed metal package | |
| KR100294968B1 (ko) | 반도체기판용다층땜납밀봉밴드및그제조방법 | |
| US5881944A (en) | Multi-layer solder seal band for semiconductor substrates | |
| JPH10308465A (ja) | 半導体基板用の鋳造金属シール | |
| US7132356B1 (en) | Interconnection method | |
| CN111602233B (zh) | 半导体装置的制造方法 | |
| CA1201211A (en) | Hermetically sealed semiconductor casing | |
| JPH04286145A (ja) | 半導体集積回路装置 | |
| JPH03187247A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0513603A (ja) | 半導体集積回路装置 | |
| JPH0371649A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH03181153A (ja) | 半導体集積回路装置 | |
| JPH03108361A (ja) | 半導体集積回路装置 | |
| JPH0410458A (ja) | 半導体集積回路装置の製造方法および製造装置 | |
| JP2008085108A (ja) | 接合構造体および電子装置 | |
| JPH0228351A (ja) | 半導体装置 | |
| JPH05206313A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0831966A (ja) | 半導体集積回路装置 | |
| JPH03116838A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0196952A (ja) | 気密封止チツプキヤリア | |
| JPH0483366A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP4328462B2 (ja) | はんだコートリッド | |
| JPH03142860A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0432253A (ja) | 半導体集積回路装置の実装構造およびそれに用いる実装基板 |