JPH03181178A - 不揮発性半導体記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は不揮発性半導体記憶装置およびその製造方法
に係わり、特に電気的データ消去が可能であるＥ２　Ｆ
ＲＯＭおよびその製造方法に関する。

（従来の技術） 従来、電気的記憶消去／書き込み可能な不揮発性半導体
記憶装置として、Ｅ２　ＦＲＯＭが知られている。

Ｅ２　ＦＲＯＭの構造上の特徴は、浮遊ゲート電極中に
蓄積された記憶情報を表わす、電荷を電気的に引き抜く
ためのトンネル領域を持っている点にある。現在のＥ２
ＦＲＯＭでは、このトンネル領域には、膜厚の薄い単層
シリコン酸化膜が形成されている。電荷、すなわち電子
は、この薄い単層シリコン酸化膜をトンネリングして高
電位領域に引き抜かれている。例えばドレインに高い電
圧を印加すると、ゲート電極中に蓄積されている電子は
、単層シリコン酸化膜をトンネリングしてドレイン領域
に移動し、そして吸収される。

ところで、Ｅ２　ＦＲＯＭの最も重要な信頼性項目とし
てトンネル絶縁膜耐久特性（Ｅｎｄｕｒａｎｃｅ　：消
去／書き込みの繰り返し特性、つまり、電子を浮遊ゲー
ト電極中に注入する／電子を浮遊ゲートｆｔ！Ｌ極から
引き抜くに相当）がある。

この特性の善し悪しは、トンネル絶縁膜の質に大きく左
右される。上述したようにトンネル絶縁膜は単層シリコ
ン酸化膜にてなっており、現在のところ上記特性（Ｅｎ
ｄｕｒａｎｃｅ　）は、６４　ＫｂｌｔのＥ２　ＰＲＯ
Ｍレベルで１０４〜１０５回程度が限界となっている。

（発明が解決しようとする課題） この発明はトンネル絶縁膜耐久特性を向上させ、高信頼
性の不揮発性半導体記憶装置およびその製造方法を提供
することを目的とする。

［発明の構成コ （課題を解決するための手段） この発明による不揮発性半導体記憶装置によれば、 （イ）　半導体基板上に第１ゲート絶縁膜を介して形成
された浮遊ゲートと、この浮遊ゲート上に第２ゲート絶
縁膜を介して形成され、浮遊ゲートと容量結合する制御
ゲートと、浮遊ゲートと基板との間で電荷の授受により
電気的データ書き替えを行なうメモリセルが集積形成さ
れた不揮発性半導体記憶装置において、 前記第１ゲート絶縁膜の前記浮遊ゲート下の一部には、
前記基板に達する開孔部が設けられ、前記開孔部内にシ
リコン窒化膜が形成され、前記シリコン窒化膜をトンネ
ル絶縁膜とするメモリセルを具備することを特徴とする
特さらに、（イ）項記載の不揮発性半導体記憶装置にお
いて、 （ロ）　前記開孔部内に少なくともシリコン窒化膜とシ
リコン酸化膜との２層構造からなる積層構造絶縁膜が形
成され、 前記積層構造絶縁膜をトンネル絶縁膜とし、かつ両者の
膜厚関係は、シリコン窒化膜がシリコン酸化膜よりも厚
くなっているメモリセルを具備することを特徴とする。

また、（イ）項および（ロ）項記載の不揮発性半導体記
憶装置のメモリセルには、さらに選択ゲートが形成され
ている場合において、 （ハ）　前記選択ゲートのゲート絶縁膜は、前記第１ゲ
ート絶縁膜と、前記トンネル絶縁膜を構成する絶縁膜と
の積層構造膜になっていることを特徴とする。

また、（ハ）項に記載の不揮発性半導体記憶装置の製造
方法は、 第１導電型の半導体基板内に、少なくとも１つの第２導
電型の半導体領域を選択的に形成する工程と、 前記基板上に、第１の絶縁膜を形成する工程と、 前記第１の絶縁膜に、前記半導体領域に達する第１の開
孔部を選択的に開孔形成する工程と、形成された前記第
１の開孔部を含む全面に、シリコン窒化膜を少なくとも
含む第２の絶縁膜を形成する工程と、 前記第２の絶縁膜上に、第１の導体膜を形成する工程と
、 前記第１の導体膜に、形成される浮遊ゲートをワード線
形成方向に各々分割する第２の開孔部を選択的に開孔形
成する工程と、 全面に、第３の絶縁膜を形成する工程と、前記第３の絶
縁膜上に、第２の導体膜を形成する工程と、 前記第２の導体膜上に、形成されるワード線パターンと
、前記ワード線と略平行して形成される選択ゲート線パ
ターンとを有するエツチング障壁膜を形成する工程と、 前記エツチング障壁膜をマスクに、前記第２の導体膜を
選択的に除去する工程と、 前記エツチング障壁膜をマスクに、前記第３の絶縁膜を
選択的に除去する工程と、 前記エツチング障壁膜をマスクに、前記第１の導体膜を
選択的に除去する工程と、 前記エツチング障壁膜をマスクに、前記第２の絶縁膜を
選択除去する工程と、 前記エツチング障壁膜をマスクに、前記第１の絶縁膜を
選択的に除去する工程と、 前記エツチング障壁膜を除去する工程と、を含むことを
特徴とする （作用） 上記のような不揮発性半導体記憶装置にあっては、トン
ネル絶縁膜にシリコン窒化膜、あるいはシリコン窒化膜
とシリコン酸化膜との少なくとも２層からなる積層構造
膜を用いることでトンネル絶縁膜耐久特性が向上し、不
揮発性半導体記憶装置の寿命が延びるようになる。

（実施例） 以下、図面を参照してこの発明の実施例に係わる不揮発
性半導体記憶装置およびその製造方法について説明する
。

第１図はこの発明の第１の実施例に係わる不揮発性半導
体記憶装置の、特にメモリセル部分に着目して示した平
面図で、第２図は第１図のＡ−Ａ′線に沿う断面図、第
３図は第１図のＢ−Ｂ’線に沿う断面図である。また、
第２図中の円Ｃ内の拡大図を第４図に示す。

第１図、第２図および第３図に示すように、半導体基板
１の表面には、素子分離領域２が形成されて素子分離が
行なわれている。素子分離によって得られた素子領域に
は、基板と反対導電型であるソース／ドレイン拡散層３
（３，３□）が形成されている。これらの間の基板上に
は、第１ゲート絶縁膜４が形成されている。この第１ゲ
ート絶縁膜の一部はソースまたはドレイン拡散層３１上
に延在し、ここには、トンネル領域５が設けられている
。このトンネル領域５にはトンネル絶縁膜が存在し、こ
れを介して電荷の授受を、浮遊ゲート６と基板１内に形
成されている上記拡散層３、との間で行なう。浮遊ゲー
ト６上には第２ゲート絶縁膜７を介して、これと容量結
合する制御ゲート８が形成されている。

さて、この第１の実施例装置の特徴は、第４図に示すよ
うに、トンネル領域５に存在するトンネル絶縁膜が、シ
リコン窒化膜１０と、シリコン酸化膜１１との積層構造
膜により構成されている点にある。

このように、トンネル絶縁膜に、シリコン窒化膜１０と
、シリコン酸化膜１１との積層構造膜とすることにより
、トンネル絶縁膜耐久特性が向上し、装置寿命の延命を
図ることが可能となる。

では、次に、上記積層構造膜のシリコン窒化膜１０と、
シリコン酸化膜１１との膜厚の関係について説明する。

従来では、トンネル絶縁膜が単層シリコン酸化膜により
構成されていることを既に述べた。この従来構造の場合
、電子がＦＮトンネリングを起こす際、この電子が単層
シリコン酸化膜中に捕獲され、トンネル絶縁膜耐久特性
劣化の一要因となっている。シリコン酸化膜中の電子の
平均捕獲距離は、大体５０人程度であることが既に知ら
れている。

これは、シリコン酸化膜の膜厚が大体５０人程度であれ
ば、はとんどの電子がシリコン酸化膜をダイレクト・ト
ンネル領域するため、シリコン酸化膜の伝導帯を移動す
る電子数は減少し、電子捕獲の確率もはるかに小さくな
ることを意味している。

しかし、単層シリコン酸化膜でトンネル絶縁膜を形成す
るには、その信頼性上８０Å以上必要であることも既知
の事実である。

（参考文献：　　Ｔｅｃｈ、ＤＩｇ、ＩＥＥＥ、ＩＥＤ
ＭＰ−４２４１９８８）つまり、シリコン酸化膜の膜厚
が８０入であると、上記８０入からダイレクト・トンネ
リング可能な５０入を差し引いた、残りの３０人の領域
において、電子捕獲の確率が非常に大きいものとなって
しまい、結果的に電子捕獲によるトンネル絶縁膜耐久特
性の劣化は起こってしまう。

そこで、本発明では、シリコン酸化膜１１の膜厚を５０
Å以下とすることで、理論上、電子捕獲が無くなるよう
にする。また、シリコン酸化膜の膜厚の低下によるトン
ネル絶縁膜の信頼性の劣化を、シリコン窒化膜１０をこ
れに接して形成することにより補償するものとなってい
る。

ところで、シリコン窒化膜１０中における電子捕獲は、
トンネル絶縁膜耐久特性劣化の決定的な要因にはならな
い。なぜなら、シリコン酸化膜１１同様、シリコン窒化
膜１０も深い準位を持つのだが、シリコン窒化膜の場合
、ある電界が加わると捕獲された電子が外部に逃げ出せ
ることが判明しているからである。

つまり、シリコン酸化膜１１中の深い準位に捕獲された
電子は、はとんど取り出すことが不可能で固定電荷ごと
く蓄積されてしまうが、シリコン窒化膜１０中の深い準
位に捕獲された電子は、取り出すことが可能なので、固
定電荷にはなりがたい。たとえ、シリコン窒化膜中の深
い準位に電子が捕獲されたとしても、膜中に注入された
正孔と再結合し、消滅してしまう。

この点に着目すれば、シリコン窒化膜１０中における電
子捕獲は、むしろ歓迎されるものとなってくる。

例えばＥ２　ＦＲＯＭ信頼性の一項目である電荷保持特
性において、これの向上が期待できる。すなわち、浮遊
ゲート６から基板１（図中では拡散層３）に逃げ出そう
とした電子が、シリコン窒化膜１０中の深い準位に捕獲
されるので、基板１に対して逃げにくくなる。したがっ
て、電荷保持特性が一段と向上する。

そして、データ消去の際には、浮遊ゲート６中に蓄積さ
れている電子とともに、シリコン窒化膜１０中の深い準
位に捕獲されている電子も高電位領域に引き抜けるので
、消去不足の問題が発生することもない。

また、シリコン窒化膜１１は、電荷蓄積箇所としても有
効な場所にもなる。この電荷蓄積効果は、主たる電荷蓄
積箇所である浮遊ゲート６の蓄積量に比較すれば僅かな
ものであるが、今後の微細化の進展では、その電荷蓄積
効果も大きくなる。

ところで、過去に示されているシリコン窒化膜中におけ
る電子の平均捕獲距離は、大体３５入程度である。

（参考文献：　Ｐ、Ｃ，Ａｒｎｃｔｔ　ａｎｄ　Ｂ、Ｈ
，Ｙｎｎ。

＾ｐｐ１．Ｐｈｙｓ、Ｌｅｔｔ、、ｖｏ１２Ｂ、Ｐ−９
４，１９７５）したがって、有効に電子を捕獲しようと
するならば、少なくとも上記平均捕獲距離の２倍程度、
７０入程度以上は必要である。

（参考文献：電子技術総合研究所研究報告節８毒４鈴木
英−，　Ｐ−１１０　） 以上、電子捕獲の点についてまとめると、シリコン酸化
膜１１については５０Å以下、シリコン窒化膜１０につ
いては７０Å以上が有効である。

では、次に、可動キャリアのもう一方の担い手、すなわ
ち正孔捕獲の点について説明する。

もちろんながら、トンネル酸化膜に正孔が捕獲されても
その耐久特性は劣化する。というよりは、結果的に絶縁
膜自体が破壊されてしまう。

（参考文献：　ｌＥＤＭ．１９８Ｂ，　０ｘ１ｄｅ　ｂ
ｒｅａｋｄｏｗｎｄｅｐｅｎｄｅｎｃｅ　ｏｎ　ｔｈｉ
ｃｋｎｅｓｓ　ａｎｄ　ｈｏｌｅ　ｃｕｒｒｅｎｔ−　
ｅｎｈａｎｃｅｄ　ｒｅｌｉａｂｉｌｉｔｙ　ｏｒ　ｕ
ｌｔｒａ　ｔｈｉｎ　ｏｘｌｄｅｓ。

１、Ｃ．Ｃｈｅｎ　ｅｔ　ａｔ．　） シリコン酸化膜中における正孔の平均捕獲距離は、大体
１０入である。

（参考文献：　Ｒ．Ｃ．Ｈｕｇｈｅｓ　　ａｎｄ　Ｃ．
）１．Ｓｅｑｇｅｒ。

ＩＥＥＥ　ＴＲＡＮＳ．ＥＳ−３０．Ｎｏ６，ＤＥＣ．
　１９８３）したがって、シリコン酸化膜中に正孔が捕
獲されないためには、理論上、その膜厚を１０λ以下に
しなければならない。

しかしながら、膜厚１０Å以下のシリコン酸化膜を形成
することは非常に困難である。（例えばシリコンの表面
には、大気中で約２０大の厚さの自然酸化膜が形成され
ると言われている。）この点から、本発明では、今現在
の技術レベルで可能である最低膜厚のシリコン酸化膜を
用いるようにし、正孔捕獲の確率を可能なかぎり低減さ
せるように配慮する。今現在の技術レベルでは、大体５
０入程度が適当であり、また、大体５０人程度の膜厚の
シリコン酸化膜であると、実使用上、問題がない程度の
正孔捕獲数になってくる。

一方、シリコン窒化膜中における正孔の平均捕獲距離は
、大体１５５λ程度と比較的距離が長いものとなってい
る。このことは、シリコン窒化膜の場合、主伝導キャリ
アが正孔であることに起因している。

（参考文献：　１１．Ｐ．Ｍａｅｓ　ａｎｄＲＩＪａｎ
．０ｖｅｒｓｔｒａｅｔｅｎ．　Ｊ．Ａｐｐｌ．Ｐｈｙ
ｓ，　ｖｏｌ．４７Ｐ−６６７　　１９７６　） したがって、１５５Å以下の膜厚であるシリコン窒化膜
であれば、理論上、正孔捕獲はほとんど起こらない。

以上、正孔捕獲の点についてまとめると、シリコン酸化
膜１１については実使用上、５０Å以下、シリコン窒化
膜１０については１５５Å以下が有効である。

よって、本発明による装置が持つ積層構造トンネル絶縁
膜におけるシリコン窒化膜１０、およびシリコン酸化膜
１１の膜厚の関係は、シリコン酸化膜１１については膜
厚５０Å以下が望ましく、シリコン窒化膜１０について
は膜厚７０Å以上１５５Å以下であることが望ましい。

そして、シリコン窒化膜１０と、シリコン酸化膜１１と
の、少なくとも２層積層構造膜からなる絶縁膜の場合、
両者の膜厚の関係をシリコン酸化膜１１より、シリコン
窒化膜１０のほうが厚くなるように設定する。

こうすることで、トンネル絶縁膜耐久特性を、いっそう
向上させることが可能となる。

次に、第１の実施例装置の製造方法を、特徴的である部
分のみ第５図（ａ）ないし第５図（Ｃ）に示し説明する
。

第５図（ａ）ないし第５図（ｃ）は、第２図中の円Ｃ内
における拡大図で、製造工程順に示した図である。

まず、第５図（ａ）に示すように、基板（図示せず）内
に、これと反対導電型である拡散層３を形成した後、素
子領域表面に第１ゲート酸化膜４を、例えば熱酸化法に
より形成する。次いで、全面にホトレジスト１２を塗布
した後、これに写真蝕刻法によって所定のトンネル領域
開孔部パターンを形成し、これをマスクとして第１ゲー
ト酸化膜４をエツチング除去することにより、開孔部９
を形成する。

次に、第５図（ｂ）に示すように、ホトレジスト１２を
除去した後、例えばＣＶＤ法により、シリコン窒化膜１
０を堆積形成し、次いで、このシリコン窒化膜１０表面
に、例えば熱酸化法の一種である水素燃焼酸化法により
、熱酸化膜１１を形成する。

ここで、シリコン窒化膜１０の形成は、ＣＶＤ法に限ら
ず、例えば熱窒化による、いわゆるシリコン直接窒化で
も構わない。

次に、第５図（Ｃ）に示すように、例えばＣＶＤ法によ
り、浮遊ゲート電極となる、例えばポリシリコン層６を
堆積形成する。

以後は、通常のＥ２ＦＲＯＭ製造工程に従い製造してよ
い。

以上のような工程を経ることにより、シリコン窒化膜１
０と、シリコン酸化膜１１との積層構造であるトンネル
絶縁膜５待ったメモリセル備えるＥ２　ＦＲＯＭが製造
される。

次に、第２ないし第４の実施例について、それぞれ第６
図ないし第８図を参照して説明する。

尚、第６図ないし第８図において、各参照する符号は第
１図ないし第３図と対応するものとし、重複する説明は
避ける。また、第６図ないし第８図は、第２図中の円Ｃ
の拡大図に相当する。

まず、第６図は、第２の実施例に関わる装置のトンネル
領域の拡大図である。

トンネル領域５に存在するトンネル絶縁膜は、シリコン
窒化膜と、シリコン酸化膜との積層構造でなくとも、シ
リコン窒化膜１３のみの単層で構成してもよい。

このような例でも、第１の実施例同様、トンネル絶縁膜
耐久特性が向上し、装置寿命の延命を図ることが可能と
なる。

第７図は、第３の実施例に関わる装置のトンネル領域の
拡大図である。

トンネル領域５に存在するトンネル絶縁膜は、シリコン
窒化膜１４、シリコン酸化膜１５、シリコン窒化膜１６
、シリコン酸化膜１７との４層構造で構成してもよい。

このような例でも、第１の実施例同様の効果が得られる
。

第８図は、第４の実施例に関わる装置のトンネル領域の
拡大図である。

トンネル領域５に存在するトンネル絶縁膜は、シリコン
酸化膜１８、シリコン窒化膜１９、シリコン酸化膜２０
との３層構造で構成してもよい。

このような例でも、第１の実施例同様の効果が得られる
。

またこの例では、シリコン酸化膜１８が基板（拡散層３
）に接して形成され、シリコン酸化膜２０が浮遊ゲート
６に接して形成されている。このことから、シリコン窒
化膜１９が、基板（拡散層３）および浮遊ゲート６を構
成するシリコンに直接接しなくなり、現在のところ、最
も界面準位の形成を抑制できる構造となる。

尚、これら以外のシリコン窒化膜と、シリコン酸化膜と
の組み合わせによるトンネル絶縁膜であっても構わない
。

第２ないし第４の実施例装置の製造方法は、例えば第１
の実施例装置の製造方法で述べた方法と、はぼ同じ工程
で製造でき、例えばシリコン窒化膜と、シリコン酸化膜
との形成順序を変えたりすることで製造可能である。

次に、第９図ないし第１１図を参照して、この発明の第
５の実施例について説明する。

この例は、本発明に係わるトンネル絶縁膜の構成を、−
括消去型Ｅ２ＦＲＯＭに適用した例である。

第９図は第５の実施例装置の、特にメモリセル部分に着
目して示した平面図で、第１０図は第９図のＤ−Ｄ’線
に沿う断面図、第１１図は第９図のＥ−Ｅ’線に沿う断
面図である。

第９図ないし第１１図に示すように、半導体基板２１の
表面には、素子分離領域２２が形成されて素子分離が行
なわれている。素子分離によって得られた素子領域には
、基板と反対導電型であるドレイン／ソース拡散層２Ｂ
　（２３＋　　　２３□）が形成されている。これらの
間の基板上には、第１ゲート絶縁膜２４が形成され、こ
の上には、シリコン窒化膜２５、シリコン酸化膜２６が
順次積層されている。これらによる積層膜は、第１ゲー
ト絶縁膜２４の端部を越えて基板２１表面に形成された
ソース拡散層２３□上まで延在している。

この延在した領域は、トンネル領域となっており、上記
積層膜は、ここでトンネル絶縁膜２７として機能するも
のとなっている。このトンネル絶縁膜２７を介して電荷
の授受を、浮遊ゲート２８と基板２１あるいはソース拡
散層２３□との間で行なう。浮遊ゲート２８上には第２
ゲート絶縁膜２９を介して、これと容量結合する制御ゲ
ート３０が形成されている。全面には層間絶縁膜３１が
形成され、異なる導体層を互いに絶縁している。この層
間絶縁膜３１内には、ドレイン拡散層２３．に通じるコ
ンタクト孔３２が開孔形成され、ここにはビット線３３
が形成されている。

このような例でも、上記実施例同様、トンネル絶縁膜耐
久特性が向上し、装置寿命の延命を図ることが可能とな
ることはもちろんである。

また、バイアスの関係上、トンネル領域をドレイン側拡
散層（ビット線側）に設けても良い。

尚、第５の実施例では、トンネル絶縁膜に第１の実施例
で説明したシリコン窒化膜と、シリコン酸化膜との積層
構造膜を用いているが、そのトンネル絶縁膜２７に、第
１ないし第４の実施例で説明した構成のトンネル絶縁膜
を用いてもよい。

また、第１ないし第４の実施例以外のシリコン窒化膜と
、シリコン酸化膜との組み合わせによるトンネル絶縁膜
でも構わない。

次に、第１２図、第１３図（ａ）ないし第１３図（ｅ）
を参照して、第６の実施例装置およびその製造方法につ
いて説明する。

この例は、本発明に係わるトンネル絶縁膜の構成を、そ
のままＥ２　ＦＲＯＭの選択ゲートのゲート絶縁膜にま
で延在させることで、上記ゲート絶縁膜の耐圧を向上さ
せた例である。

第１２図は第６の実施例装置の、特にメモリセル部分に
着目して示した断面図である。

まず、メモリセルのうち、記憶トランジスタの部分の構
造から説明する。

第１２図に示すように、半導体基板４１の表面には、素
子分離領域（図示せず）が形成されて素子分離が行なわ
れている。素子分離によって得られた素子領域には、基
板と反対導電型であるソース／ドレイン拡散層４２（４
２１４２２゜４２、）が形成されている。また、拡散層
４２１４２□、４２．の間の基板上には、第１ゲート絶
縁膜４４が形成されている。この第１ゲート絶縁膜の一
部は拡散層４２２上に延在し、ここには、トンネル領域
４５が設けられている。このトンネル領域４５には、シ
リコン窒化膜４６と、シリコン酸化膜４７との積層構造
のトンネル絶縁膜４８が存在している。そして、これを
介して電荷の授受を、浮遊ゲート４９と基板４１内に形
成された拡散層４２□との間で行なう。浮遊ゲート４９
上には第２ゲート絶縁膜５０を介して、これと容量結合
する制御ゲート５１が形成されている。

次に、選択トランジスタの部分の構造について説明する
。

拡散層４２１と、４２２との間の基板４１上には、上記
第１ゲート絶縁膜４４を構成した絶縁膜５２と、上記ト
ンネル絶縁膜４８を構成したシリコン窒化膜５３および
シリコン酸化膜５４との積層構造とによって構成された
ゲート絶縁１１１ｉ５５が形成されている。この上には
、選択ゲート５６が形成されている。

この第６の実施例によれば、選択ゲート５６のゲート絶
縁膜５５を、トンネル絶縁膜４８を構成した絶縁膜と、
第１ゲート絶縁膜５８を構成した絶縁膜との積層構造膜
とする。これによって、従来、絶縁膜５２のみで形成さ
れていたゲート絶縁膜がゲート絶縁膜５５となり、実効
電界が下がるようになるうえ、窒化膜を用いた積層構造
が膜の不良を少なくする。

これはＥ２　ＦＲＯＭのロウ不良に非常に大きな効果を
示すことになる。

では、次に、第６の実施例装置の製造方法を第１３図（
ａ）ないし第１３図（ｅ）を参照して説明する。第１３
図（ａ）ないし第１３図（ｅ）において、第１２図と対
応する箇所については同一の参照符号を付すものとする
。

まず、第１３図（ａ）に示すように、基板４１内に、こ
れと反対導電型の不純物をイオン注入して、拡散層５７
　（５７１５７２）を形成する。

次に、第１３図（ｂ）に示すように、基板４１表面に、
例えば熱酸化法により、第１の熱酸化膜５８を形成する
。次いで、全面にホトレジスト５つを塗布した後、写真
蝕刻法によって、これにトンネル領域に対応した開孔パ
ターンを形成する。

このパターンは、拡散層５７１上に位置されるように：
Ａｔａされている。次いで、パターンが形成されたホト
レジスト５つをマスクにして、熱酸化膜５８をエツチン
グし、開孔部６０を開孔形成する。

次に、第１３図（ｃ）に示すように、例えばＣＶＤ法に
より、シリコン窒化膜６１を堆積形成し、次いで、この
シリコン窒化膜６１表面に、例えば水素燃焼酸化により
、第２の熱酸化膜６２を形成する。

次に、第１３図（ｄ）に示すように、浮遊ゲートおよび
選択ゲートとなる導体層として、例えば第１のポリシリ
コン層６３をＣＶＤ法により、堆積形成する。

次に、第１３図（ｅ）に示すように、第２ゲート絶縁膜
５０を、例えば熱酸化法により形成し、次いで、制御ゲ
ートとなる導体層として、例えば第２のポリシリコン層
をＣＶＤ法により堆積形成する。そして、例えばホトレ
ジストを用いた写真蝕刻性により、第２のポリシリコン
層を制御ゲートパターン、および選択ゲートパターンに
バターニングする。次いで、パターン形成されたポリシ
リコン層をマスクにして、上記第２ゲート絶縁膜、第１
のポリシリコン層６３、上記ゲート絶縁膜５５を順次エ
ツチング除去する。これにより、記憶トランジスタ部で
は、ゲート絶縁膜６５、浮遊ゲート４９、第２ゲート絶
縁膜５０、制御ゲート５１が形成される。ここで、浮遊
ゲート４９は、拡散層５７＋　　５７□両者の少なくと
も一部にかかるようにして形成されるようにする。

一方、選択トランジスタ部では、第１ゲート絶縁膜を構
成する絶縁膜５８と、トンネル絶縁膜を構成するシリコ
ン窒化膜６１およびシリコン酸化膜６２とからなる積層
構造のゲート絶縁膜５５がほぼ完成する。

また、同図では、選択ゲート５６上の第２のポリシリコ
ン層が除去されているが、別に残っていても問題はない
。

この後、図示しないが、通常のＥ２ＦＲＯＭの製造工程
に従って製造して差支えない。

このような製造方法によれば、本発明に関わる構成のト
ンネル絶縁膜を形成する工程で、特にシリコン窒化膜６
１を堆積したまま、選択ゲート５６となる第１のポリシ
リコン層６３を堆積形成する。これによって、格別製造
工程を増加させることなく選択ゲート５６のゲート絶縁
膜５５を積層構造膜にでき、これの耐圧向上が図られる
。

この結果、Ｅ２　ＦＲＯＭのロウ不良に非常に大きな効
果をもつことができ、信頼性が飛躍的に向上する。しか
も大幅な製造コストアップなく製造できる。

尚、第６の実施例では、第１の実施例でのトンネル絶縁
膜の構成を、浮遊ゲートのゲート絶縁膜に積層させてい
るが、第２ないし第４の実施例で示した構成のトンネル
絶縁膜を積層してももちろん構わない。

また、第１ないし第４の実施例以外のシリコン窒化膜と
、シリコン酸化膜との組み合わせによるトンネル絶縁膜
でも構わない。

第１ないし第６の実施例に関わるＥ２　ＦＲＯＭでは、
単層シリコン酸化膜にトンネル絶縁膜で問題となってい
た電子捕獲、および正孔捕獲に関して改善が見られた。

例えばトンネル絶縁膜破壊と、トンネル絶縁膜耐久特性
とが要因となる消去／書き込みの繰り返し特性において
、書き込み可能回数が６４　ＫｂｉｔレベルのＥ２　Ｆ
ＲＯＭで約−桁まで向上した。

これは、トンネル絶縁膜破壊に関して、特に定電流スト
レスよる寿命が伸びたことと、記憶トランジスタのしき
い値変動が変動する、いわゆるナローウィング効果につ
いても改善されたことによっている。

さらに、第６の実施例では、選択ゲートのゲート絶縁膜
に、トンネル絶縁膜で用いた絶縁膜、なかでも特にシリ
コン窒化膜を積層させたことにより、ゲート絶縁膜の実
効電界が下がり、Ｅ２ＰＲＯＭのロウ不良が激減した。

尚、第１ないし第６の実施例装置では、各種ゲートの材
料としてポリシリコン膜を用いているが、これは、例え
ばモリブデンシリサイド等のようなシリサイド膜、ある
いはポリサイド構造膜であつってもよい。そのようなゲ
ート材料を用いても本発明の効果は維持しえることはも
ちろんである。

が向上し、高信頼性である不揮発性半導体記憶装置およ
びその製造方法が提供される。

【図面の簡単な説明】

第１図はこの発明の第１の実施例に係わる装置の平面図
、第２図は第１図中のＡ−Ａ−線に沿う断面図、第３図
は第１図中のＢ−Ｂ″線に沿う断面図、第４図は第２図
中の円Ｃ内の拡大図、第５図（ａ）ないし第５図（ｃ）
は第１の実施例装置を製造工程順に示した断面図、第６
図は第２の実施例装置の断面図、第７図は第３の実施例
装置の断面図、第８図は第４の実施例装置の断面図、第
９図は第５の実施例装置の平面図、第１０図は第９図中
のＤ−Ｄ−線に沿う断面図、第１１図は第９図中のＥ−
Ｅ−線に沿う断面図、第１２図は第６の実施例装置の断
面図、第１３図（ａ）ないし第１３図（ｅ）は第６の実
施例装置を製造工程順に示した断面図である。 １・・・半導体基板、４・・・第１ゲート絶縁膜、５・
・・トンネル領域、６・・・浮遊ゲート、７・・・第２
ゲート絶縁膜、８・・・制御ゲート、１０，１３．１４
．１６．１９・・・シリコン窒化膜、１１．１５．１７
．１８．２０・・・シリコン酸化膜、２１・・・半導体
基板、２４・・・第１ゲート絶縁膜、２５・・・シリコ
ン窒化膜、２６・・・シリコン酸化膜、２７・・・トン
ネル絶縁膜、２８・・・浮遊ゲート、２つ・・・第２ゲ
ート絶縁膜、３０・・・制御ゲート、４１・・・半導体
基板、４４・・・第１ゲート絶縁膜、４６・・・シリコ
ン窒化膜、４７・・・シリコン酸化膜、４８・・・トン
ネル絶縁膜、４つ・・・浮遊ゲート、５０・・・第２ゲ
ート絶縁膜、５１・・・制御ゲート、５２・・・第１ゲ
ート絶縁膜を構成した絶縁膜、５３・・・シリコン窒化
膜、５４・・・シリコン酸化膜、５５・・・ゲート絶縁
膜、５６・・・選択ゲート、５７・・・拡散層、５８・
・・第１の熱酸化膜、６０・・・開孔部、６１・・・シ
リコン窒化膜、６２・・・シリコン酸化膜、６３・・・
第１のポリシリコン層、６５・・・ゲト絶縁膜。

Claims (4)

【特許請求の範囲】
1. （１）半導体基板上に第１ゲート絶縁膜を介して形成さ
   れた浮遊ゲートと、この浮遊ゲート上に第２ゲート絶縁
   膜を介して形成され、浮遊ゲートと容量結合する制御ゲ
   ートと、浮遊ゲートと基板との間で電荷の授受により電
   気的データ書き替えを行なうメモリセルが集積形成され
   た不揮発性半導体記憶装置において、 前記第１ゲート絶縁膜の前記浮遊ゲート下の一部には、
   前記基板に違する開孔部が設けられ、前記開孔部内にシ
   リコン窒化膜が形成され、前記シリコン窒化膜をトンネ
   ル絶縁膜とするメモリセルを具備することを特徴とする
   不揮発性半導体記憶装置。
2. （２）前記開孔部内に少なくともシリコン窒化膜とシリ
   コン酸化膜との２層構造からなる積層構造絶縁膜が形成
   され、 前記積層構造絶縁膜をトンネル絶縁膜とし、かつ両者の
   膜厚関係は、シリコン窒化膜がシリコン酸化膜よりも厚
   くなっているメモリセルを具備することを特徴とする請
   求項（１）記載の不揮発性半導体記憶装置。
3. （３）前記メモリセルには、さらに選択ゲートが形成さ
   れている場合において、 前記選択ゲートのゲート絶縁膜は、前記第１ゲート絶縁
   膜と、前記トンネル絶縁膜を構成する絶縁膜との積層構
   造膜になっていることを特徴とする請求項（１）あるい
   は（２）記載の不揮発性半導体記憶装置。
4. （４）第１導電型の半導体基板内に、少なくとも１つの
   第２導電型の半導体領域を選択的に形成する工程と、 前記基板上に、第１の絶縁膜を形成する工程と、 前記第１の絶縁膜に、前記半導体領域に達する第１の開
   孔部を選択的に開孔形成する工程と、形成された前記第
   １の開孔部を含む全面に、シリコン窒化膜を少なくとも
   含む第２の絶縁膜を形成する工程と、 前記第２の絶縁膜上に、第１の導体膜を形成する工程と
   、 前記第１の導体膜に、形成される浮遊ゲートをワード線
   形成方向に各々分割する第２の開孔部を選択的に開孔形
   成する工程と、 全面に、第３の絶縁膜を形成する工程と、 前記第３の絶縁膜上に、第２の導体膜を形成する工程と
   、 前記第２の導体膜上に、形成されるワード線パターンと
   、前記ワード線と略平行して形成される選択ゲート線パ
   ターンとを有するエッチング障壁膜を形成する工程と、 前記エッチング障壁膜をマスクに、前記第２の導体膜を
   選択的に除去する工程と、 前記エッチング障壁膜をマスクに、前記第３の絶縁膜を
   選択的に除去する工程と、 前記エッチング障壁膜をマスクに、前記第１の導体膜を
   選択的に除去する工程と、 前記エッチング障壁膜をマスクに、前記第２の絶縁膜を
   選択除去する工程と、 前記エッチング障壁膜をマスクに、前記第１の絶縁膜を
   選択的に除去する工程と、 前記エッチング障壁膜を除去する工程と、 を含むことを特徴とする不揮発性半導体記憶装置の製造
   方法。