JPH03181871A - 集積回路の検査方法 - Google Patents
集積回路の検査方法Info
- Publication number
- JPH03181871A JPH03181871A JP1322152A JP32215289A JPH03181871A JP H03181871 A JPH03181871 A JP H03181871A JP 1322152 A JP1322152 A JP 1322152A JP 32215289 A JP32215289 A JP 32215289A JP H03181871 A JPH03181871 A JP H03181871A
- Authority
- JP
- Japan
- Prior art keywords
- input
- transistor
- voltage
- resistor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 12
- 238000012544 monitoring process Methods 0.000 claims abstract description 5
- 238000012360 testing method Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 3
- 238000007689 inspection Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は集積回路の検査方法に関するものである。
従来の技術
従来のオープンベース入力端子を持つ集積回路の検査方
法について第３図に示した接続図を参照して説明する。
法について第３図に示した接続図を参照して説明する。
入力ＰＮＰ ）ランジスタＱ’＋ｏとそのエミッタ端子
から接続されている抵抗器Ｒ＋と直列に電源ラインに接
続されている抵抗器Ｒ２との間の中点から次段人力ＮＰ
Ｎ トランジスタＱ２０のベース端子へ接続された次段
差動増幅器を構成するトランジスタＱ ｔｏ ＊ ０３
０の片方のトランジスタＱ２０のコレクタを通して出力
される集積回路で、前記差動増幅器を構成するトランジ
スタＱ２０． Ｑ３０のもう片方のトランジスタＱ３０
のコレクタはトランジスタＱ２Ｇと同様に抵抗器Ｒ５に
より電源ラインに接続され、さらにトランジスタＱ２ｏ
ｔ Ｑ３０のエミッタは互いに接続されて抵抗Ｒ４によ
り接地され定電流源を構成している。前記トランジスタ
Ｑｓｏのベースは差動増幅器の動作点を決定する基準バ
イアスを供給さスを供給されるもので、抵抗器Ｒｅ、Ｒ
７が電源ラインと接地ライン間に直列に接続され、前記
抵抗器ＲＢ、 Ｒ７の中点より前記トランジスタＱ３Ｇ
のベスにバイアスが供給されるものである。
から接続されている抵抗器Ｒ＋と直列に電源ラインに接
続されている抵抗器Ｒ２との間の中点から次段人力ＮＰ
Ｎ トランジスタＱ２０のベース端子へ接続された次段
差動増幅器を構成するトランジスタＱ ｔｏ ＊ ０３
０の片方のトランジスタＱ２０のコレクタを通して出力
される集積回路で、前記差動増幅器を構成するトランジ
スタＱ２０． Ｑ３０のもう片方のトランジスタＱ３０
のコレクタはトランジスタＱ２Ｇと同様に抵抗器Ｒ５に
より電源ラインに接続され、さらにトランジスタＱ２ｏ
ｔ Ｑ３０のエミッタは互いに接続されて抵抗Ｒ４によ
り接地され定電流源を構成している。前記トランジスタ
Ｑｓｏのベースは差動増幅器の動作点を決定する基準バ
イアスを供給さスを供給されるもので、抵抗器Ｒｅ、Ｒ
７が電源ラインと接地ライン間に直列に接続され、前記
抵抗器ＲＢ、 Ｒ７の中点より前記トランジスタＱ３Ｇ
のベスにバイアスが供給されるものである。
以上の構成による差動増幅器を従来の一実施例として引
用し、入力印加方法として入力ＰＮＰトランジスタＱ＋
ｏのベース端子へ印加電圧源３１を接続したものである
。
用し、入力印加方法として入力ＰＮＰトランジスタＱ＋
ｏのベース端子へ印加電圧源３１を接続したものである
。
以上のように構成された従来のオープンベース入力端子
を持つ集積回路での検査方法について以下その動作を説
明する。
を持つ集積回路での検査方法について以下その動作を説
明する。
入力ＰＮＰトランジスタＱ＋ｏのＯＮ、ＯＦＦにより入
力ＰＮＰトランジスタＱｔｏにはエミッタ電流■１が流
れ、次段差動増幅器の入力電圧、つまりトランジスタＱ
２Ｇのベース電圧■１はＶＢＩ ” Ｖｃｃ ｒ Ｉ
Ｘ Ｒ２で決定される。この電圧とトランジスタＱｓ
ｏのベースに加わるバイアス電圧との関係により次段人
力ＮＰＮ）ランジスタＱ２ＧがＯＮ又は０ＦＦＬ、トラ
ンジスタＱ２０のＯＮ時にはコレクタ電流１４が流れ、
出力端子に出力される電圧Ｖ。ｕｔは、Ｖｏｕｔ＝Ｖｃ
ｃ Ｉ ４×Ｒ３ で決定される電圧が出力される。
力ＰＮＰトランジスタＱｔｏにはエミッタ電流■１が流
れ、次段差動増幅器の入力電圧、つまりトランジスタＱ
２Ｇのベース電圧■１はＶＢＩ ” Ｖｃｃ ｒ Ｉ
Ｘ Ｒ２で決定される。この電圧とトランジスタＱｓ
ｏのベースに加わるバイアス電圧との関係により次段人
力ＮＰＮ）ランジスタＱ２ＧがＯＮ又は０ＦＦＬ、トラ
ンジスタＱ２０のＯＮ時にはコレクタ電流１４が流れ、
出力端子に出力される電圧Ｖ。ｕｔは、Ｖｏｕｔ＝Ｖｃ
ｃ Ｉ ４×Ｒ３ で決定される電圧が出力される。
このように入力ＰＮＰ）ランジスタＱ＋ｏがＯＮする電
圧をそれぞれ印加電圧源から直接加えることにより次段
差動増幅器の動作状態を検査するものである。
圧をそれぞれ印加電圧源から直接加えることにより次段
差動増幅器の動作状態を検査するものである。
発明が解決しようとする課題
トランジスタＱ＋ｏのベースにバイアスを印加した動作
状態においてＨｆｅバラツキによるベース電流■２の変
動によるエミッタ電流■１の微少変動を把握できず、入
力ＰＮＰ ）ランジスタＱ＋ｏの印加電圧と差動増幅器
出力電圧間の関係で、前記トランジスタＱ＋ｏのＨｆｅ
バラツキによるｒ２＋ ｒｌの割合が不確定要素とな
り入力トランジスタＱ＋。
状態においてＨｆｅバラツキによるベース電流■２の変
動によるエミッタ電流■１の微少変動を把握できず、入
力ＰＮＰ ）ランジスタＱ＋ｏの印加電圧と差動増幅器
出力電圧間の関係で、前記トランジスタＱ＋ｏのＨｆｅ
バラツキによるｒ２＋ ｒｌの割合が不確定要素とな
り入力トランジスタＱ＋。
へのバイアス印加と出力トランジスタＱ２Ｇのコレクタ
電圧との正確な入出力特性を測定できないという問題点
を有していた。つまりトランジスタの活性領域において
は、Ｉ＋（Ｉｇ）、１２（ＩＢ）、１３（ＩＣ）の間に
次式の関係が成り立つ。
電圧との正確な入出力特性を測定できないという問題点
を有していた。つまりトランジスタの活性領域において
は、Ｉ＋（Ｉｇ）、１２（ＩＢ）、１３（ＩＣ）の間に
次式の関係が成り立つ。
ＩＥ＝ ｒＢ＋ Ｉｃ
ｒ
上記の式より入力トランジスタＱ＋ｏのベースのバイア
ス電圧が一定でもトランジスタのＨｆｅにより次段差動
増幅器のトランジスタのＯＮ、ＯＦＦを決定する１１を
左右することがわかる。
ス電圧が一定でもトランジスタのＨｆｅにより次段差動
増幅器のトランジスタのＯＮ、ＯＦＦを決定する１１を
左右することがわかる。
本発明は上記従来の問題点を解決するもので、入力ＰＮ
ＰトランジスタＱ＋ｏのＨｆｅバラツキが次段差動増幅
器入力電圧変動として影響を及ぼすことを考慮し、その
入力電圧変動分を入出力特性検査時における人力印加条
件として条件設定できることを目的とするものである。
ＰトランジスタＱ＋ｏのＨｆｅバラツキが次段差動増幅
器入力電圧変動として影響を及ぼすことを考慮し、その
入力電圧変動分を入出力特性検査時における人力印加条
件として条件設定できることを目的とするものである。
課題を解決するための手段
オープンベース入力端子を持つ入力ＰＮＰ トランジス
タと前記入力ＰＮＰ ）ランジスタのエミッタから電源
端子へ直列に接続された第１及び第２の２抵抗器の中点
より次段差動増幅器を構成するトランジスタＱ２．Ｑ３
の片方のＮＰＮトランジスタのベースとを接続し、該コ
レクタから第３の抵抗器が負荷として電源端子へ接続さ
れ、前記第２のトランジスタのコレクタより出力される
集積回路での入出力特性測定時において、入力印加方法
として前記入力ＰＮＰ ）ランジスタのベース入力端子
に第４の抵抗器の一端を接続、他方の一端をアースし、
ベース入力端子に印加電流源を接続する。前記印加電流
源より前記第４の抵抗器へ流入する電流と前記入力ＰＮ
Ｐトランジスタのベース電流として前記第４の抵抗器へ
流入する電流和により発生する前記第４の抵抗器の両端
電圧を監視することにより、電流源設定電流に対してＰ
ＮＰトランジスタのＨｆｅバラツキ変動分が換算され、
前記入力ＰＮＰトランジスタのＨｆｅバラツキ変動分を
入出力特性検査時における入力印加条件として適確に条
件設定ができることを特徴とする集積回路の検査方法。
タと前記入力ＰＮＰ ）ランジスタのエミッタから電源
端子へ直列に接続された第１及び第２の２抵抗器の中点
より次段差動増幅器を構成するトランジスタＱ２．Ｑ３
の片方のＮＰＮトランジスタのベースとを接続し、該コ
レクタから第３の抵抗器が負荷として電源端子へ接続さ
れ、前記第２のトランジスタのコレクタより出力される
集積回路での入出力特性測定時において、入力印加方法
として前記入力ＰＮＰ ）ランジスタのベース入力端子
に第４の抵抗器の一端を接続、他方の一端をアースし、
ベース入力端子に印加電流源を接続する。前記印加電流
源より前記第４の抵抗器へ流入する電流と前記入力ＰＮ
Ｐトランジスタのベース電流として前記第４の抵抗器へ
流入する電流和により発生する前記第４の抵抗器の両端
電圧を監視することにより、電流源設定電流に対してＰ
ＮＰトランジスタのＨｆｅバラツキ変動分が換算され、
前記入力ＰＮＰトランジスタのＨｆｅバラツキ変動分を
入出力特性検査時における入力印加条件として適確に条
件設定ができることを特徴とする集積回路の検査方法。
作用
前記の構成にすることで、印加電流源により第４の抵抗
器へ流入する電流と、入力ＰＮＰ トランジスタのベー
ス電流として前記第４の抵抗器に流入することにより発
生する抵抗器の両端電圧を監視することにより、電流源
設定電流に対して入力ＰＮＰ ）ランジスタのＨｆｅの
バラツキ変動分が換算され、それが入力電圧となり、入
出力特性の検査において入力の条件を正確に読み取るこ
とができる。
器へ流入する電流と、入力ＰＮＰ トランジスタのベー
ス電流として前記第４の抵抗器に流入することにより発
生する抵抗器の両端電圧を監視することにより、電流源
設定電流に対して入力ＰＮＰ ）ランジスタのＨｆｅの
バラツキ変動分が換算され、それが入力電圧となり、入
出力特性の検査において入力の条件を正確に読み取るこ
とができる。
実施例
以下本発明のオープンベース入力端子を持つ集積回路の
検査方法の一実施例について第１図を参照して説明する
。
検査方法の一実施例について第１図を参照して説明する
。
第１図において、入力印加方法として入力ＰＮＰトラン
ジスタＱＩのベース入力端子３に抵抗器Ｒｘの一端を接
続、他方の一端をアースし、前記ベース入力端子３に印
加電流源１を接続するものである。尚、その他の構成は
第３図に示したものと同様である。
ジスタＱＩのベース入力端子３に抵抗器Ｒｘの一端を接
続、他方の一端をアースし、前記ベース入力端子３に印
加電流源１を接続するものである。尚、その他の構成は
第３図に示したものと同様である。
以上のように構成された本実施例のオープンベース入力
端子を持つ集積回路の検査方法について、以下その動作
を説明する。
端子を持つ集積回路の検査方法について、以下その動作
を説明する。
入力ＰＮＰトランジスタＱ＋のＯＮ、ＯＦＦによりトラ
ンジスタＱ１にはエミッタ電流Ｉ３が流れ、次段差動増
幅器の入力電圧Ｑ２のＶｆｌｌはＶＢＩ＝ＶＣＩＣ１３
ＸＲ２ で決定される。一方、抵抗器Ｒｅ、Ｒ７にも電源電圧か
ら決定される電流■５の電流が流れ、差動増幅器を構成
するもう片方のＮＰＮトランジスタＱ３のバイアス電圧
ＶＢ２は で決定される。ＶＢＩがＶＢ２よりも電圧が高くなった
時にＮＰＮトランジスタＱ２がＯＮ状態、もう片方のＮ
ＰＮ）ランジスタＱ３がＯＦＦ状態となり、Ｑｌにはコ
レクタ電流Ｉ４が流れ、出力端子に出力される電圧Ｖ。
ンジスタＱ１にはエミッタ電流Ｉ３が流れ、次段差動増
幅器の入力電圧Ｑ２のＶｆｌｌはＶＢＩ＝ＶＣＩＣ１３
ＸＲ２ で決定される。一方、抵抗器Ｒｅ、Ｒ７にも電源電圧か
ら決定される電流■５の電流が流れ、差動増幅器を構成
するもう片方のＮＰＮトランジスタＱ３のバイアス電圧
ＶＢ２は で決定される。ＶＢＩがＶＢ２よりも電圧が高くなった
時にＮＰＮトランジスタＱ２がＯＮ状態、もう片方のＮ
ＰＮ）ランジスタＱ３がＯＦＦ状態となり、Ｑｌにはコ
レクタ電流Ｉ４が流れ、出力端子に出力される電圧Ｖ。
ｕｔは、
Ｖｏｕｔ＝ Ｖｃｃ Ｉ ４ Ｘ Ｒ３が出力される
。また、ＶＢ１がＶＢ２よりも電圧が低い時はＱｌがＯ
ＦＦ、Ｑ３がＯＮとなり、Ｑｌに流れる電流■４はＯと
なるのでＶ。ｕｔは、ｖｏｕｔξＶＣＣ となる。
。また、ＶＢ１がＶＢ２よりも電圧が低い時はＱｌがＯ
ＦＦ、Ｑ３がＯＮとなり、Ｑｌに流れる電流■４はＯと
なるのでＶ。ｕｔは、ｖｏｕｔξＶＣＣ となる。
印加電流源１より抵抗器２のＲｘへ流入する電流■１と
入力ＰＮＰ トランジスタＱ１のベース電流として前記
抵抗Ｒｘへ流入する電流Ｉ２とで前記抵抗器Ｒｘを通し
て発生する電圧ＶＲｘはＶＲＸ＝ＲＸＸ （１＋＋ １
２） となる。
入力ＰＮＰ トランジスタＱ１のベース電流として前記
抵抗Ｒｘへ流入する電流Ｉ２とで前記抵抗器Ｒｘを通し
て発生する電圧ＶＲｘはＶＲＸ＝ＲＸＸ （１＋＋ １
２） となる。
この電圧からＩＩｘＲｘの電圧弁を差し引いた値が入力
ＰＮＰトランジスタＱＩのベース電流による入力電圧と
して■２と１３の関係を間接的に解明でき、Ｑｌを制御
して前記差動増幅器の出力状態を検査するものである。
ＰＮＰトランジスタＱＩのベース電流による入力電圧と
して■２と１３の関係を間接的に解明でき、Ｑｌを制御
して前記差動増幅器の出力状態を検査するものである。
以上のように本実施例によれば、入力印加方式を電流印
加したことにより、入力ＰＮＰトランジスタＱＩのベー
ス電流１．との加算された電流と抵抗器Ｒ，により発生
する電圧を入力電圧としたことで、電流源設定電流に対
して入力ＰＮＰ トランジスタのＨｆｅのバラツキ変動
分が間接的に換算されることになり、差動増幅器入力段
トランジスタＱ２に印加される条件を正確に知ることが
できる。
加したことにより、入力ＰＮＰトランジスタＱＩのベー
ス電流１．との加算された電流と抵抗器Ｒ，により発生
する電圧を入力電圧としたことで、電流源設定電流に対
して入力ＰＮＰ トランジスタのＨｆｅのバラツキ変動
分が間接的に換算されることになり、差動増幅器入力段
トランジスタＱ２に印加される条件を正確に知ることが
できる。
次に入力トランジスタにＮＰＮ型、差動増幅器を構成す
るトランジスタにＰＮＰ型を用いた本発明の一実施例を
第２図に示す。
るトランジスタにＰＮＰ型を用いた本発明の一実施例を
第２図に示す。
以上のように構成された本実施例の動作原理は、第１図
に示した実施例の動作原理と同様であり、トランジスタ
Ｑ１．Ｑ２、Ｑ３は第１図のトランジスタ４，８．１０
にそれぞれ対応している。
に示した実施例の動作原理と同様であり、トランジスタ
Ｑ１．Ｑ２、Ｑ３は第１図のトランジスタ４，８．１０
にそれぞれ対応している。
発明の効果
印加電流源より抵抗器へ流入する電流と、入力ＰＮＰ
トランジスタのベース電流として前記抵抗器へ流入する
電流和により発生する前記抵抗器の両端電圧を監視する
ことにより、電流源設定電流に対して入力ＰＮＰトラン
ジスタのＨｆｅバラツキ変動分が換算され、前記入力Ｐ
ＮＰトランジスタのＨｆｅバラツキによる次段差動増幅
器入力端子変動分を入出力特性測定時における入力印加
条件として適確に条件設定ができる。
トランジスタのベース電流として前記抵抗器へ流入する
電流和により発生する前記抵抗器の両端電圧を監視する
ことにより、電流源設定電流に対して入力ＰＮＰトラン
ジスタのＨｆｅバラツキ変動分が換算され、前記入力Ｐ
ＮＰトランジスタのＨｆｅバラツキによる次段差動増幅
器入力端子変動分を入出力特性測定時における入力印加
条件として適確に条件設定ができる。
第１図及び第２図は本発明の実施例を示す回路図、第３
図は従来の検査方法を示す回路図である。 １・・・・・・印加電流源、２・・・・・・抵抗器Ｒ８
，３・・・・・・入力端子、４・・・・・・入力ＰＮＰ
（ＮＰＮ））ランジスタＱ１．５・・・・・・抵抗器
Ｒ１，６・・・・・・抵抗器Ｒ２，７・・・・・・抵抗
器Ｒ３，８・・・・・・差動増幅器を構成するＮＰＮ
（ＰＮＰ） トランジスタＱ２．９・・・・・・抵抗器
Ｒ４，１０・・・・・・差動増幅器を構成するＮＰＮ〈
ＰＮＰ）トランジスタＱ３．１１・・・・・・抵抗器Ｒ
５，１２・・・・・・抵抗器Ｒ６，１３・・・・・・抵
抗器Ｒ７，１４・・・・・・ＶＣＣライン、１５・・・
・・・出力端子、１６・・・・・・接地ライン。
図は従来の検査方法を示す回路図である。 １・・・・・・印加電流源、２・・・・・・抵抗器Ｒ８
，３・・・・・・入力端子、４・・・・・・入力ＰＮＰ
（ＮＰＮ））ランジスタＱ１．５・・・・・・抵抗器
Ｒ１，６・・・・・・抵抗器Ｒ２，７・・・・・・抵抗
器Ｒ３，８・・・・・・差動増幅器を構成するＮＰＮ
（ＰＮＰ） トランジスタＱ２．９・・・・・・抵抗器
Ｒ４，１０・・・・・・差動増幅器を構成するＮＰＮ〈
ＰＮＰ）トランジスタＱ３．１１・・・・・・抵抗器Ｒ
５，１２・・・・・・抵抗器Ｒ６，１３・・・・・・抵
抗器Ｒ７，１４・・・・・・ＶＣＣライン、１５・・・
・・・出力端子、１６・・・・・・接地ライン。
Claims (1)
- オープンベース入力端子を持つ入力ＰＮＰトランジスタ
と前記入力ＰＮＰトランジスタのエミッタから電源端子
へ直列に接続された第１及び第２の２抵抗器間の中点よ
り次段差動増幅器を構成するトランジスタＱ＿２、Ｑ＿
３の片方のＮＰＮトランジスタのベースとを接続し、該
コレクタから第３の抵抗器が負荷として電源端子へ接続
され、前記第２のトランジスタのコレクタより出力され
る集積回路での入出力特性測定時において、入力印加方
法として前記入力ＰＮＰトランジスタのベース入力端子
に第４の抵抗器の一端を接続、他方の一端をアースし、
ベース入力端子に印加電流源を接続する。前記印加電流
源より前記第４の抵抗器へ流入する電流と前記入力ＰＮ
Ｐトランジスタのベース電流として前記第４の抵抗器へ
流入する電流和により発生する前記第４の抵抗器の両端
電圧を監視することにより、電流源設定電流に対してＰ
ＮＰトランジスタのＨｆｅバラツキ変動分が換算され、
前記入力ＰＮＰトランジスタのＨｆｅバラツキによる次
段差動増幅器入力電圧変動分を入出力特性検査時におけ
る入力印加条件として適確に条件設定できることを特徴
とする集積回路の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1322152A JPH03181871A (ja) | 1989-12-12 | 1989-12-12 | 集積回路の検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1322152A JPH03181871A (ja) | 1989-12-12 | 1989-12-12 | 集積回路の検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03181871A true JPH03181871A (ja) | 1991-08-07 |
Family
ID=18140517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1322152A Pending JPH03181871A (ja) | 1989-12-12 | 1989-12-12 | 集積回路の検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03181871A (ja) |
-
1989
- 1989-12-12 JP JP1322152A patent/JPH03181871A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0351118B2 (ja) | ||
| JPH0347770B2 (ja) | ||
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH04113713A (ja) | 光結合検出装置 | |
| US6968249B2 (en) | Current measuring circuit for measuring drive current to load | |
| JPH03181871A (ja) | 集積回路の検査方法 | |
| JP2643133B2 (ja) | 安定化電源回路 | |
| JP2665285B2 (ja) | 半導体集積回路 | |
| JPH0572243A (ja) | 集積回路装置の計測方法 | |
| JP2974304B1 (ja) | タイマ回路 | |
| GB2307753A (en) | Determining electrical impedance | |
| JPS6347065Y2 (ja) | ||
| JPH01152807A (ja) | 電流供給回路 | |
| JP3147486B2 (ja) | 半導体素子測定回路 | |
| JPH0519819Y2 (ja) | ||
| JPH0572259A (ja) | 半導体集積回路装置の測定方法 | |
| JPH0338103A (ja) | 半導体電子回路 | |
| JPH0616572B2 (ja) | 半導体回路装置 | |
| JPH05343933A (ja) | 電圧電流変換回路 | |
| JPH06140847A (ja) | 差動増幅回路 | |
| JP3671519B2 (ja) | 電流供給回路 | |
| JPH04244974A (ja) | 半導体集積回路の測定方法 | |
| JPS61184002A (ja) | 電流源回路 | |
| JPH05281269A (ja) | 電流電圧変換回路 | |
| JPS60198908A (ja) | 差動増幅器 |