JPH03183155A - 高周波高出力混成集積回路 - Google Patents

高周波高出力混成集積回路

Info

Publication number
JPH03183155A
JPH03183155A JP1321885A JP32188589A JPH03183155A JP H03183155 A JPH03183155 A JP H03183155A JP 1321885 A JP1321885 A JP 1321885A JP 32188589 A JP32188589 A JP 32188589A JP H03183155 A JPH03183155 A JP H03183155A
Authority
JP
Japan
Prior art keywords
insulating substrate
integrated circuit
hybrid integrated
transistor chip
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1321885A
Other languages
English (en)
Inventor
Tetsuo Kobayashi
小林 徹夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1321885A priority Critical patent/JPH03183155A/ja
Publication of JPH03183155A publication Critical patent/JPH03183155A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/753Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は高周波高出力混成集積回路の絶縁基板に関する
ものである。
〔従来の技術〕
第2図は従来の高周波高出力混成集積回路の断面図であ
る。図において、(1)は鋼等の放熱器を兼ねる接地用
金属板、(2)は接地用金属板(1)上に取付けられた
絶縁基板、(3)は絶縁基板(2)上に設けられた表面
導体層、(4)は金属板、(5)はエミッタブリッジ、
(6)はトランジスタチップ、(7)はボンディングワ
イヤである。
次に動作について説明する。
高周波高出力混成集積回路は金線等によるボンディング
ワイヤ(7)により、絶縁基板(2)上に設けられた表
面導体層(3)に接続され、トランジスタとしての機能
を果すこととなる。なか、ここではボンディングワイヤ
(7)の長さを短かくするためエミッタブリッジ(5)
を使用している。
〔発明が解決しようとする課題〕
従来の高周波高出力混成集積回路は以上のように構成さ
れていたので、すべての部品を縦方向に接続しているた
め全体的な高さが高くなってしまい、筐た、トランジス
タ直下の絶縁基板が他の部所と同じ厚さであり、絶縁基
板の熱抵抗は一般的には大きいことから、放熱のための
特別の配慮が必婆となりまた、ボンディングワイヤ長が
相対的に長くなってし會うために、トランジスタのワイ
ヤ長が長くなってし1うといったような問題点があった
本発明は上記のような問題点を解消するためになされた
もので、混成集積回路の高さを低減するとともに、熱抵
抗の低減、ボンディングワイヤ長を短くし高周波特性の
改善をはかった混成集積回路を得ることを目的とする。
〔課題を解決するための手段〕
本発明に係る高周波高出力混成集積回路は、絶縁基板の
トランジスタチップ装着部の厚さを4くすることにより
、集積回路の高さを低減するとともに、熱抵抗の改善、
ボンディングワイヤ長の短縮をはかったものであろう [f$i用J 本発明にかける高周波高出力混成集積回路は、トランジ
スタチップ装着部の絶縁基板を薄くすることにより、回
路の高さが低減されるとともに、熱抵抗が改善され、ま
た、ボンディングワイヤが短かくなるため高周波特性が
改善される。
〔実施例〕 以下1本発明の一実施例を図について説明する。
第1図において、(1)は放熱器を兼ねる接地用金属板
、(2)は接地用金属板(1)上に融着等にて接触され
る絶縁基板で、この絶縁基板(2)は所望の部位が他の
部位よりも薄い厚さで作られている。(3)は絶縁基板
(21上にパターン化され設置される厚膜等による表面
導体層、(4)は表面導体層上に設けられた金属板で、
絶縁基板(2)の薄い部位に放熱効果改善のために設け
られている。(6)はトランジスタチップで、金属板(
4)上にマウントされる。(5)はエミッタワイヤボン
ディング用のエミッタブリッジを示す。
こうしてなる混成集積回路はトランジスタチップ(6)
上の各電極と、表面4体層(3)、もしくはエミッタブ
リッジ(5)等がボンディングワイヤ(7)により接続
される。
次に動作を下記に説明する。
1)トランジスタチップ(6)の設置部の絶縁基板(2
)が他部の絶縁基板(2)部位よシ薄くなっているため
混成集積回路の全体の高さを薄くすることができる。
2)絶縁基板(2)には、その価格が廉価であることか
ら、アルミナ等を一般的には使用するが、この熱抵抗が
高いため、高出力用トランジスタチップ(6)を使用す
る場合、従来は特別な配慮が必要としたが、トランジス
タチップ装着部の絶縁基板(2)が薄くなっているため
、熱抵抗の改善がはかられる。
3)トランジスタチップ(6)上部と絶縁基板(2)と
の間隔が小さくなすこのため、ボンディングワイヤ(7
)長を短かくすることができる。ボンディングワイヤ(
7)はそれ自体がインダクタとして作用するためツイヤ
長が短かくなればその分インダクタ成分が減り、高周波
特性を向上させることができる口な釦、上記5j!施例
では放熱改善のための金属板(4)を用いた場合につき
示したが、この金属板(4)が無くともよい。
【発明の効果j 以上のように本発明によれば、絶縁基板をうすくしただ
けのものであり、高周波高出力混成集積回路をうずくか
つ高性能にできる効果がある
【図面の簡単な説明】
第1図は本発明の一実施例による高周波高出力α或集積
回路を示す断面図、第2図は従来の高周波高出力混成集
積回路を示す断面図である。 図において、(1)は接地用金属板、(2)は絶縁基板
(3)は表面導体層、(4) Fi金属板、(5)はエ
ミッタブリッジ、(6)はトランジスタチップ、(7)
はボンディングワイヤを示す。 なか、図中、同一符号は同一、又は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. 高周波高出力混成集積回路において、放熱器を兼ねる金
    属導体板の上に設けられる絶縁基板のトランジスタ融着
    部分の絶縁基板の厚さを薄くしたことを特徴とする高時
    波高出力混成集積回路。
JP1321885A 1989-12-12 1989-12-12 高周波高出力混成集積回路 Pending JPH03183155A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1321885A JPH03183155A (ja) 1989-12-12 1989-12-12 高周波高出力混成集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1321885A JPH03183155A (ja) 1989-12-12 1989-12-12 高周波高出力混成集積回路

Publications (1)

Publication Number Publication Date
JPH03183155A true JPH03183155A (ja) 1991-08-09

Family

ID=18137491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1321885A Pending JPH03183155A (ja) 1989-12-12 1989-12-12 高周波高出力混成集積回路

Country Status (1)

Country Link
JP (1) JPH03183155A (ja)

Similar Documents

Publication Publication Date Title
US5488256A (en) Semiconductor device with interconnect substrates
JP3051011B2 (ja) パワ−モジュ−ル
JP3333409B2 (ja) 半導体モジュール
JP2728322B2 (ja) 半導体装置
US6292368B1 (en) Electrical power component mounted by brazing on a support and corresponding mounting process
JPH08274228A (ja) 半導体搭載基板、電力用半導体装置及び電子回路装置
JPH03183155A (ja) 高周波高出力混成集積回路
JPH0922970A (ja) 電子部品
JP3048707B2 (ja) 混成集積回路
JPS63284831A (ja) 混成集積回路の製造方法
JPH0637421A (ja) 混成集積回路
JP2735920B2 (ja) インバータ装置
JPH10189803A (ja) 放熱板への絶縁基板取付構造
JP3444840B2 (ja) 半導体素子用基板およびこれを用いた半導体装置
JP2867737B2 (ja) 混成集積回路
JP2745940B2 (ja) 半導体装置
JP2583507B2 (ja) 半導体実装回路装置
JPH0636592Y2 (ja) 混成集積回路装置
JPS6139554A (ja) 樹脂封止型半導体装置
JP3011502B2 (ja) 混成集積回路
JPH0770653B2 (ja) 高出力混成集積回路組立方法
JPH04171848A (ja) 半導体装置
JPH04144162A (ja) 半導体装置
JPS60206673A (ja) サ−マルヘツド
JP3177934B2 (ja) マルチチップ半導体装置