JPH03183231A - 擬似同期防止回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 ディジタル無線通信における擬似同期を防止できるフレ
ーム同期回路に関し、 入力データの異常時でも、誤同期となることのない擬似
同期防止回路を提供することを目的とし、タイミング発
生部、フレーム同期部よりなるフレーム同期回路におい
て、入力データに周期的に挿入してある監視ビットを抽
出する監視ビット抽出手段と、監視ビット抽出手段で抽
出したｎビットの監視ビットの多数決をとるｌ　／　ｎ
多数決回路と、ｌ　／　ｎ多数決回路の出力が予め定め
られているフレーム数連続して誤ったときに同期はずれ
として検出し、出力する保護手段を設け、保護手段が同
期はずれを検出したときには、その出力でタイミング発
生部のタイミングを制御することによリ、誤同期を防止
するように構成する。

〔産業上の利用分野〕

本発明は、ディジタル無線通信における擬似間を防止で
きるフレーム同期回路に関する。

ディジタル無線通信の信号処理において、入力データよ
りクロックパルスを抽出し、フレーム同期信号を発生さ
せる方式が広く採用されている。

しかしこのような方式においては、ｒＯＪ又は川」が連
続するとクロックパルスを再生できなくなるので、「０
」またはｒＮの連続を防止するためにスクランブルをか
けて送信し、受信側ではデイスクランブルして元のデー
タに戻している。

このような、ディジタル無線通信における人力データの
異常時でも、擬似的なフレーム同期を確実に防止するこ
とが要求されており、そのためのスクランブルパターン
、フレームパターンは複雑になってきている。

そこで、このような複雑なスクランブルパターン、フレ
ームパターンに頼らない擬似同期防止回路が要求されて
いる。

〔従来の技術〕

第７図は従来例を説明するブロック図である。

第７図に示す従来例は、入力データからフレーム同期ビ
ットを抽出するフレーム同期ビット抽出回路６０と、 人力データから抽出したフレーム同期ビットのパターン
が所定のパターンになっていることを確認するフレーム
パターン確認回路７０と、フレームパターン確認回路７
０で、同期はずれを検出し、その状態が予め設定してあ
るフレーム数、連続して続いたときに同期はずれと判断
する保護回路８０と、 各種タイミング信号を発生するタイミング発生部１０と
、 タイミング発生部ＩＯで発生した信号により、タイミン
グを変更しフレーム同期をとるフレーム同期部２０より
なっている。

上述の構成において、入力データよりフレーム同期ビッ
ト抽出回路６０により、フレーム同期ビットを抽出し、
抽出したフレーム同期ビットのパターンが、前以って定
められているパターンと一致しているときは、同期して
いるものと判定する。

また、抽出したフレーム同期ビットのパターンが、前以
って定められているパターンと一致していないときには
、同期はずれであるので、タイミング発生部１０により
、フレーム同期部２０で発生するフレームパルスのタイ
ミングを制御して、フレーム同期をとる。

フ”レーム同期ビットのパターンを、例えば、０、■、
０．１等簡単なパターンを設定したときは、入力データ
の異常時に、実際には同期していないのに、擬似的に同
期しているように見える場合がある。

このような、擬似同期を防止するには、複雑なフレーム
パターンを設定する必要があり、パソコンとうによるシ
ミュレーションにより、スクランブルの生成多項式やフ
レームパターンを決定し、擬似同期を起こさないように
している。

〔発明が解決しようとする課題〕

第７図に示す従来例の擬似同期防止には、擬似同期を起
こすことのないスクランブルパターンの生成多項式やフ
レームパターンをパソコン等によるシミュレーションに
より決定している。

このシミュレーションを行うためのプログラム作成には
熟練した技術者の長時間に亘る作業が必要であり、この
ようにして決定したスクランブルパターンの生成多項式
やフレームパターンを用いても、システムの誤動作によ
る擬似同期を起こすことがあった。

本発明は、入力データの異常時でも、誤同期となること
のない擬似同期防止回路を提供することを目的とする。

〔課題を解決するための手段〕

第１図は本発明の詳細な説明するブロック図を示す。

第１図に示す本発明の原理ブロック図中の１は、タイミ
ング発生部ＩＯ、フレーム同期部２０よりなるフレーム
同期回路であり、 ３０は、フレーム同期回路ｌに設ける、入力データに周
期的に挿入してある監視ビットを抽出する監視ビット抽
出手段であり、 ４０は、フレーム同期回路１に設ける、監視ビット抽出
手段３０で抽出したｎビットの監視ビットの多数決をと
るＩ　／　ｎ多数決手段であり、５０は、フレーム同期
回路ｌに設ける、ｌ　／　ｎ多数決手段４０の出力が予
め定められているフレーム数連続して誤ったときに同期
はずれとして検出出力する保護手段であり、 かかる手段を具備することにより本課題を解決するため
の手段とする。

〔作　用〕

第２図は本発明のマルチフレーム構成例を説明する図で
あり、ｌフレームの信号の先頭にはフレーム同期ビット
があり、指定の間隔をあけて監視ビットが挿入されてい
る。

送信側で、挿入した監視ビットを、受信側の監視ビット
抽出手段３０で抽出し、ｎ個の監視ビットの多数決をと
り、多数決が正しいときには、正しく同期がかかってい
るものとし、指定のフレーム数多数決が連続して誤った
ときには、擬似同期になったものとして、タイミング発
生部ｌＯでタイミングを制御し、フレーム同期部２０で
、正しいタイミングのフレーム同期ビットを発生して、
擬似同期を防止することが可能となる 〔実施例〕 以下本発明の要旨を第３図〜第６図に示す実施例により
具体的に説明する。

第３図は本発明の実施例の監視ビット抽出回路を説明す
る図、第４図は本発明の実施例の多数決回路を説明する
図、第５図は本発明の実施例の保護回路を説明する図、
第６図は本発明の実施例の動作を説明するタイムチャー
トをそれぞれ示す。

なお、全図を通じて同一符号は同一対象物を示す。

本発明の実施例の監視ビットは３ビツトとする。

第合図に示す本発明の実施例の監視ビット抽出手段３０
は、３０Ａ、３０Ｂ、３０Ｃの３つの監視ビット抽出回
路からなり、３０Ａは、２人力の論理積回路（以下ＡＮ
Ｄ回路と称する）３１．３２と、インバータ（以下ＩＮ
Ｖと称する）３３と、ＡＮＤ回路３１．３２の出力を入
力とする否定論理和回路（以下ＮＯＲ回路と称する）３
４と、フリップフロップ回路（以下ＦＦ回路と称する）
３５から構成され監視ビット−１を抽出する。

監視ビット抽出回路３０Ｂ、３０Ｃの構成は、監視ビッ
ト抽出回路３０Ａの構成は同じで、異なるタイミングの
監視ビットが入力され、監視ビット−２、監視ビット−
３を抽出する。

第４図の多数決手段４０はＩＮＶ４１１〜４１３と、２
人力の排他的論理和回路（以下ＥＸ−ＯＲ回路と称する
）４２１〜４２３と、２人力のＡＮＤ回路４３１〜４３
３と３人力のＮＯＲ回路４４から構成されている。

第５図の保護手段５０は３個のＦＦ回路５１〜５３と、
３人力のＡＮＤ回路５４から構成される。

上述の構成による擬似同期検出を第６図のタイムチャー
トにより説明する。

■　入力データのフレームフォーマットであり、監視ビ
ットは３ビツトＰ　ｌ　−Ｐ　３であり、それぞれ「ロ
ウ」レベル（以下りと称する）、「ハイ」レベル（以下
Ｈと称する）、Ｌと設定してあるものとする。

■　受信側で擬似同期となり、本来破線の位置で検出さ
れるフレームパルスが実線の位置と誤ったものである。

■■■　Ｐｉ−Ｐ３の抽出タイミングであるが、フレー
ムパルスが誤ったのと同じタイミングだけずれて、監視
ビットタイミングが発生する。

ここでは、図に示すように監視ビットのタイミングがず
れたために監視ビットとしてＨ，Ｌ、Ｌが抽出されたも
のとする。

第３図の監視ビット抽出回路３０Ａは監視ビットタイミ
ング−１■により、監視ビットＰｌを抽出し、次のｐｔ
が入力するまで、その値を保持する。同様に監視ビット
抽出回路３０Ｂ、３０Ｃは、監視ビットＰ２、Ｐ３を抽
出し、次の監視ビットが人力するまで、その値を保持す
る。

■　マルチフレームパルスであり、フレームパルスが誤
ったのと同じタイミングだけずれたタイミングとなって
いる。

■■■　監視ビット抽出回路３０Ａ、３０Ｂ、３０Ｃか
らの出力であり、上述のように、Ｈ，Ｌ、Ｌが抽出され
次の監視ビットが抽出されるまで、その値を保持する。

［相］　本実施例の多数決手段４０においては、同期が
異常のときには、Ｈを発生するものとする。

第４図の多数決手段４０の設定端子ｔｌ、ｔ２、ｔ３に
は、監視ビットとして設定した、Ｌ、ＨｌＬを入力する
。

ＥＸ−ＯＲ回路４２１〜４２３で抽出した監視ビットと
設定した値ビットとの一致をとり、一致のときにＨを出
力する。

ＡＮＤ回路４３１〜４３３で、３つのＥＸ−ＯＲ回路４
２１〜４２３の出力の、２つの出力を入力とするＡＮＤ
をとる。

すなわち、３つのＥＸ−ＯＲ回路の出力が、３出力とも
Ｈのときは、ＡＮＤ回路４３１〜４３３の出力はすべて
Ｈｌ ３つのＥＸ−ＯＲ回路の出力が、２出力がＨのときは、
ＡＮＤ回路４３１〜４３３の出力はｌ出力のみがＨｌ ３つのＥＸ−ＯＲ回路の出力が、ｌ出力がＨｌおよび３
出力ともＬのときは、ＡＮＤ回路４３１〜４３３の出力
はすべてのみがＬとなり多数決をとった結果が出力され
る。

３つのＡＮＤ回路４３１〜４３３の出力をＮ。

Ｒ回路４４ににすることにより、その出力は、Ｌが２個
以上すなわち監視ビットが２ビツト以上−致しないとき
にＨを出力する。

実施例においては、Ｌ、Ｈ，ＬがＨ，Ｌ、Ｌとなってい
るので、Ｐｉ、Ｐ２が誤り、Ｐ３が正常であるので、■
が入力した時点で、ＮＯＲ回路４４の出力がＨとなり、
誤同期を検出する。

０　■と同じマルチフレームパルスである。

■以降は、■〜［相］の時間軸を短縮して書いたもので
ある。

■　［相］と同じ多数決出力である。

０　保護回路５０による出力であり、マルチフレームパ
ルス■をクロックパルスとし、多数決出力＠をＦＦ回路
５１に入力し、マルチフレームパルス０が入力する毎に
多数決出力を１段ずつシフトする。

ＦＦ回路５１〜５３の出力を３人力のＡＮＤ回路５４に
入力することにより、３つのＦＦ回路５１〜５３の出力
がすべてＨになったとき、Ｈが出力される。

本実施例においては、多数決出力０が、マルチフレーム
パルスの３パルス以上連続したときに、同期外れとして
検出する。

保護回路５０の段数はシステムより要求される段数を設
定する。

原理ブロック図における、タイミング発生部ｌＯおよび
フレーム同期部２０は公知の技術によるものであり、フ
レーム同期部にも保護回路を設けである。

保護出力０は、フレーム同期部２０の保護出力とのＯＲ
をとり、タイミング発生部ｌＯへの制御信号とし、擬似
同期している位置からタイミングを変化させて、正しく
同期をとる。

以上のように、監視ビットを挿入して送信し、受信側に
て、監視ビットを抽出して監視することにより、擬似同
期を防止することが可能となる。

また、実施例では監視ビットを３ビツトとしているが、
監視ビットを増やすことにより、擬似同期防止の確率を
高めることができるのは勿論である。

〔発明の効果〕

以上のような本発明によれば、監視ビットを用いること
により、ディジタル無線通信の擬似同期防止することが
できる擬似同期防止回路を提供することができる。

【図面の簡単な説明】

第１図は本発明の詳細な説明するブロック図、第２図は
本発明のマルチフレーム構成例を説明する図、 第３図は本発明の実施例の監視ビット抽出回路を説明す
る図、 第４図は本発明の実施例の多数決回路を説明する図、 第５図は本発明の実施例の保護回路を説明する図、第６
図は本発明の実施例の動作を説明するタイムチャート、 第７図は従来例を説明するブロック図、をそれぞれ示す
。 図において、 １はフレーム同期回路、 ＩＯはタイミング発生部、 ２０はフレーム同期部、 ３０は監視ビット抽出手段、 ３０Ａ、３０Ｂ、３０Ｃは監視ビット抽出回路、３１．
３２．４３１〜４３３．５４はＡＮＤ回路、３．４１１
〜４１３はＩＮＶ、 ４．４４はＮＯＲ回路、 ５．５１〜５３はＦＦ回路、 ０はＩ　／　ｎ多数決手段、 ２１〜４２３はＥＸ−ＯＲ回路、 ７０はフレームパターン確認回路、 ８０は保護回路、 をそれぞれ示す。 ８．（，１ 本発明の詳細な説明するブロック図 第１図 本発明のマルチフレーム構成例を説明する間第２図 本発明の実施例の監視ビット抽出回路を説明する図第３
図 ｒ、４０ 本発明の実施例の多数決回路を説明する間第４図 本発明の実施例の保護回路を説明する図従来例を説明す
るブロック図 第７図

Claims (1)

1. 【特許請求の範囲】 ディジタル無線通信の擬似同期を防止できるフレーム同
   期回路（１）であって、 タイミング発生部（１０）、フレーム同期部（２０）よ
   りなるフレーム同期回路において、入力データに周期的
   に挿入してある監視ビットを抽出する監視ビット抽出手
   段（３０）と、前記監視ビット抽出手段（３０）で抽出
   したｎビットの監視ビットの多数決をとる１／ｎ多数決
   回路（４０）と、 前記１／ｎ多数決回路（４０）の出力が予め定められて
   いるフレーム数連続して誤ったときに同期はずれとして
   検出し、出力する保護手段（５０）を設け、 前記保護手段（５０）が同期はずれを検出したときには
   、その出力で前記タイミング発生部（１０）のタイミン
   グを制御することにより、誤同期を防止することを特徴
   とする擬似同期防止回路。