JPH03183295A - クロマ信号のエンファシス・ディエンファシス回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、クロマ信号記録再生方式に係り、クロマ信号
に混入するノイズ低減に好適で、記録再生兼用化に好都
合かつ信吐再現性の良好なりロマ信号のエンファシス回
路・ディエンファシス回路に関する。

〔発明の背景〕

従来のＶＴＲ技術として、１−ラッキング性能を向上さ
せるものにフィリップス社のＶ　−２０００方式があり
、音声向上技術として、音声信号をＦＭ変調して低域変
換クロマ信号と周波数多重記録するものがある。

これらの技術において、トラッキングのためのパイロッ
ト信狭は低域変換クロマ信号のすぐ下側の帯域であり、
ＦＭ音声信号は低域変換クロマ信号のすぐ上側のイ「域
の信号である。実用的なトラッキング性能、良好な音声
を得るためには、パイ日ノ１〜信号、ＦＭ音声信珍はあ
る程度のレベルで記録しなければならないが、この時、
これらの信３が低域クロマ信号のサイドバンドとして再
生されクロマ画質を劣化させる原因となる。

また、テープ・ヘン１−系で発生するランダム性のノイ
ズに関しては、ＶＴＲの再生糸に低減する方法を何らも
たず同じくクロマ画質を劣化させていた。

〔発明の目的〕

本発明の目的は、従来技術の欠点をなくし、クロマ信号
に混入するノイズを低減させることができ、記録再生兼
用化に好都合かつ（６号再現性の良好なりロマ信号のエ
ンファシス回路、ディエンファシス回路を提Ｏ１ｉする
ことにある。

〔発明の概要〕

上記目的を達するため、記録時・再生時にクロマ信号の
サイドバンドをそれぞれダイナミックに強調、抑圧する
ための＠路を設け、記録時に強調したサイドバンド成分
を再生時に抑圧するとともにノイズ成分をも抑圧する。

該回路はダイオード算を逆極性に並列接続した可変イン
ピーダンス素子、ＬとＣとからなるトラップ回路、およ
びその他のスイッチ回路、増幅回路とから構成し適切な
エンファシス特性、ディエンファシス特性を得る。

また、サイドバンド４ｊａｔＡ、抑圧のための両回路を
互いに逆特性とするためディエンファシス特性はフィー
ドバック回路構成で得、これにより両回路を兼用化しか
つ信号再現性を良好にする。

〔発明の実施例〕

本発明の一実施例を第１図により説明する。第１図にお
いて１はエンファシス回路の天与端子、２はエンファシ
ス＠路の出力端子、３はディエンファシス回路の入力端
子、４はディエンファシス回路の出力端子、５はスイッ
チ回路、６は減算回路、７は非線形トラップ回路、８，
９．１０はそれぞれ第１．第２．第３の集積回路用のピ
ン、Ｑ１〜Ｑ　ｔ　４は１〜ランジスタ、Ｒ□〜Ｒ工、
は抵抗、Ｄ□。

Ｄ２はダイオード、Ｃ１，〜Ｃ１は容量、Ｌｌ、Ｌ、は
インダクタンス、Ｊ、〜Ｊ、は電流源である。

Ｊ２録の時のエンファシス回路としての動作を説明する
。入力端子ｌには例えば入力０，５Ｖ　ｐ　−ＰをＯｄ
Ｂとするクロマ信号が供給される。次にこのクロマ信号
はスイッチ回路５のｄ側からトランジスタＱ８のベース
に供給され、トランジスタＱ、のエミッタを通して減算
回路６の負入力側へ導かれ、また抵抗Ｒ，、トランジス
タＱ９のベース、同エミッタと導かれ差動対トランジス
タＱ□。、Ｑ１□の一方を開動する。容量Ｃ２は十分大
きな容量とし抵抗Ｒ３，容量Ｃ□でクロマ信号−を減衰
させ基準直流電位を作り、トランジスタＱ１□のベース
、同エミッタへと導き、差動対トランジスタＱ１゜ｇＱ
ｘｌのもう一方を基準電位に固定する。容量Ｃ２はピン
の外づけとしているがＩＣ内部の容量を使用してもよい
。

トランジスタＱ□。のコレクタには逆位相で信号に比例
した交流電流が流れ、これに応じ抵抗Ｒ□。

両端に電圧を生じるが、抵抗Ｒ１０には、大容量の容量
Ｃ，を通しクロマキャリア周波数ｆｓｃ（Ｎ・ＴＳＣで
は約３．５８Ｍ　Ｈｚ　、　Ｐ　Ａ　Ｌでは約４．４３
ＭＨ２）に共振点をもつＬｌ、Ｃ，の１ラップ回路が接
続されているため、クロマ信号のサイドバンド成分のみ
が生じる。またピンｌＯでの最大レベルはダイオードＤ
１．Ｄ、にょろリミット作用で制限される。

このピン１０に生じる電圧を減算器６の正入力側へ導き
ｖＸ信号を減じ出力端子２にエンファシスされたクロマ
信号を得る。したがって、入力信号が大きい時はピンＩ
Ｏから減算器Ｎ６への信号は、原信号に対し周波数にか
かわりなく小さいので、エンファシス回路の周波数特性
は第２図のＯｄＢと示されたようなフラットな特性とな
る。これに対し六力信Ｘが小さい時には、ピンＩＯから
減算回路６への信号は周波数がｆｓｃから離れるに従っ
て、原信号に対し相対的に大きくなり、エンファシス回
路の周波数特性は第２図の一２０ｄＢと示されたような
カーブになる。また入力信号がこの中間の時には第２図
で一１０ｄＢと示されたような中間の特性となる。

第２図の特性は例えば、抵抗Ｒ，，＝Ｒ，３＝１２０Ω
。

抵抗Ｒ工。＝６８０Ω、インダクタンスＬ１＝１１０μ
Ｈ。

抵抗Ｒ１，＝３００Ω、抵抗Ｒｔｉ＝ｌｏｏΩ、抵抗Ｒ
１，＝３００Ω、のような値を選び、ダイオード　Ｄ、
、Ｄ。

をショットキーダイオードとすると可能である。

もちろん、トランジスタＱ８−Ｑ１２からなる増幅回路
はトランジスタＱＩＯのコレクタ浮遊容量と抵抗ｔｏ、
　１１とからなる時定数回路により主として決定される
周波数特性をもつため、この周波数特性を考慮して第２
図に示すトラップ周波数が正確にグロマキャリア周波数
Ｅｓｃに一致するように非線形トラップ７の共振周波数
が設定される。このため、通常非線形トラップ７自体の
共振周波数は周波数ｆｓｃかられずかにずれた値に設定
される。また抵抗Ｒ□、＝：＋００Ω付近の値を選びト
ランジスタＱ、。のコレクタ電圧を出力して、これを直
接エンファシス回路出力とすることもできる。

これは人力信号に比例したトランジスタＱ、。のコレク
タ電流と抵抗Ｒ４、との積で決まる電圧がピン１０に生
ずる電圧に加算されるからである。

次に再生の時のディエンファシス回路としての動作を説
明する。入力端子３には例えば入力０．５Ｖｐ−ＰをＯ
ｄＢとするエンファシスされたクロマ信号を導く。この
信号をトランジスタＱよ、Ｑ２゜抵抗Ｒ１，Ｒ，で構成
される加算回路で先に説明したピン１０の信号と加算す
る。この峙例えば抵抗Ｉ Ｒ１＝Ｒ，＝Ｒとすると、加算後の信号は２Ｒ”２倍さ
れてトランジスタ　Ｑ３のベースに導かれる。これをト
ランジスタＱ、のエミッタ、トランジスタＱ　４１抵抗
Ｒ１，トランジスタＱ５．　Ｑ、の差動対と導き加算で
減衰した分を１ヘランジスタＱＳＩＱ＆＋抵抗Ｒ５，Ｒ
，、Ｒ，、電流源Ｊ４で構成される差動アンプで増幅す
る。容量Ｃ工は本来基準直流電位を作るために信号を減
衰させるコンデンサであるが、実際には値を小さく選び
、Ｒ，、Ｃ，のカットオフ周波数がＬ　Ｍ　Ｈｚ〜数Ｍ
　Ｈｚになるようにした方がよい。この理由は後述する
。さて増幅された信ＺはトランジスタＱ、のコレクタか
らトランジスタＱ７のエミッタフォロワを通して得る。

この信号がディエンファシス回路出力であるが、トラン
ジスタＱ６のコレクタの信号はスイッチ回路５のｂ側を
通してトランジスタＱ１１ベースへも導く。これにより
、先に説明したようにピン１０には最大レベルをリミッ
トされたサイドバンド信号が生じ、これはトランジスタ
Ｑ、のベース信猜と逆相である。この信号がトランジス
タＱ２ベースへと導かれ、ディエンファシス入力信号と
の加算が行なわれる。したがって、この加算は入力信号
からサイドバンド信号を減算していることになりサイド
バンドのノイズ成分抑圧がなされる。

ディエンファシスの入力信号が大きい時には、ピン１０
に生じる信号は、周波数にかかわりなく入力に対し小さ
いとみなせるので、ディエンファシス回路の周波数特性
は第３図のＯｄｅと示されたようなフラットな特性にな
る。これに対し入力信号が小さい時には、ピンｌＯに生
じる信じは、周波数がＥｓｃから離れるに従って原信号
に対し相対的に大きくなり、ディエンファシス回路の周
波数特性は第３図の一２０ｄＢと示されたようなカーブ
になる。また入力信号がこの中間の時には第３図で１０
ｄＢと示されたような中間の特性となる。

第３図の特性は、記録峙に説明したような定数で実現で
きる。これは、エンファシス回路とディエンファシス回
路とで回路構成が全く逆となっているからである。すな
わちエンファシス回路の構成は原信Ｕと最大レベルをリ
ミットされたサイドバンド信号とを加算するようになっ
ており、ディエンファシス回路の構成は、ディエンファ
シス出力信Ｂから最大レベルをリミットされたサイドバ
ンド信８・を作り、これを原信号から減して出力信弓・
とじているからである。

またこのように記録と再生で非線形トラップ回路７を兼
用化すれば、エンファシスとディエンファシスとの逆特
性は、バラツキを少なく実現できる。

ディエンファシス回路構成は上述したようにフィードバ
ック形式となるため、フィードバックループで生しる位
相回わりが問題となる。すなわち、トランジスタＱ６の
コレクタ浮遊容量と抵抗７とからなる時定数回路により
伝送信号に位相遅れが生し、これは、ディエンファシス
特性では、第４図に示すようなｆＯのずれる特性となっ
て現れ、信号再現性上は、クロマ信狭の後縁部分に余分
のトランジェントが残る現象となる。

これを補正するには、フィードバックループに位相進み
が生じるように適当な回路を挿入すればよいが、第１図
の実施例では容量Ｃ工の値を前述のように小さな値に選
べば可能となる。これは。

トランジスタＱ、、Ｑ、の差動対による差動増幅器の負
入力側に抵抗Ｒ１，容ｉｃｍによる位相遅れ信号が加え
られるため出力には逆に位相進みが生じるからである。

容量Ｃ□はピン８の外づけとしているがＩＣ内部の容量
を使用してもよい。ただし抵抗Ｒ４゜容量Ｃ□の値のバ
ラツキは通常より小さく抑えた方がよい。これは、補正
後のｆｏバラツキを小さくするためである。

またディエンファシス特性のｆＯずれの補正には、第５
図のような非線形トラップ回路を第１図の非線形トラッ
プ回路７の代りに用いることによっても可能である。第
５図においてＬ□、はインダクタンス、Ｃ１□は容量、
０２１１　Ｑｚｚはトランジスタである。記録時は、ト
ランジスタＱ。のベースを“Ｌｏｗ”としインダクタン
スＬ１と容量Ｃ３のトラップを用いる。これに対し、再
生時は、Ｑ２よベースを“Ｌｏｗ”としてあらかじめ上
側にオフセットした周波数ｆ　ｓ　ｃ＋　（ｆ　ｓ　ｃ
−ｆＯ）に共振点をもつ容量Ｃ工、とインダクタンスＬ
１□からなるトラップを用いる。これによりディエンフ
ァシス回路のｆＯずれは補正される。

また同様にディエンファシス回路のｆｏずれを第６図、
第７図、第８図、第９図、第１Ｏ図、第１１図に示す非
線形トラップ回路を用いることによって補正することが
可能である。第６図、第７図、第８図、第９図、第１０
図、第１１図において既出の図と同し番６−１符号は同
じ構成要素を示し、ｃｏ。

Ｃ４１，Ｃ４ｊ、　Ｃ，、は容量、Ｌ３１１ＬＳ１１Ｌ
？ｌｔ　Ｌ７２はインダクタンスである。第６図におい
てインダクタンスＬ工と容量Ｃ２□の共振周波数は上側
にオフセラ１〜したｆ　ｓ　ｃ＋（ｆ　ｓ　ｃ−ｆｏ）
にし、記録時のみトランジスタＱ。のベースを“Ｌｏｗ
”再生時のみトランジスタＱ２１のベースを“Ｌｏｗ”
とする。第７図においてインダクタンスＬ、□と容量Ｃ
３で構成する共振回路の共振周波数を上側にオフセラ１
−シたｆ　ｓ　ｃ＋　（ｆ　ｓ　ｃ−ｆＯ）とし、記録
時のみトランジスタＱ　２　Ｚのベースを”Ｌｏｗ”再
生時のみトランジスタＱ２１のベースを“Ｌｏｗ”とす
る。第８図においてインダクタンスＬ工と２個の容量ｃ
４、＋　４４２とで構成する共振回路の共振周波数をｆ
ｓｃとし、Ｌ□、Ｃ４□の共振周波数を上側にオフセッ
トしたｆｓｃ＋（ｆｓｃ−ｆＯ）にする。トランジスタ
Ｑ。のベースは記録時のみ”Ｌｏｗ″′とする。第９図
において　Ｌ、　Ｌ、。

Ｌ１＋Ｌ、、 Ｃ１の共振周波数を上側にオフセットしたｆｓｃ＋（ｆ
ｓｃ−ｆ□）とし、再生時のみトランジスタＱ　２　ｘ
のベースを１１　Ｌ　ｏｗ”とする。第１０図にフセッ
トしたｆ　ｓ　ｃ＋（ｆ　ｓ　ｃ−ｆｏ）とし、記録時
のみトランジスタＱ２□のベースを“Ｌｏｗ”とする。

第１１図においてＬ７１＋Ｌ７□Ｃ１の共振周波数をｆ
ｓｃ、Ｌ７□、Ｃ３の共振周波数を上側にオフセットし
たｆ　ｓ　ｃ＋（ｆ　ｓ　ｃ−ｆＯ）とし、再生時のみ
トランジスタＱ２１のベースを“Ｌｏｗ”とする。

第５図、第６図、第７図、第８図、第９図、第１θ図、
第１１図においてトランジスタＱ　２１　ｊ　Ｑ　２２
はＰＮＰトランジスタを用いているがＮＰＮトランジス
タとしてもよい。この場合、そのエミッタおよび第８図
〜第１１図の容ＪｉＣ４いインダクタンスＬよ、容！Ｅ
　Ｃｓ　ｚ、インダクタンスＬ７２のＶｃｅ側をＧＮＤ
に接続し、記録時と再生時の論理を反転してトランジス
タＱ２ｘ、Ｑｚｚのベースに加えればよい。

以上説明した第５図〜第１１図の非線形トラップ回路の
例を用いるのは、ディエンファシス回路での波形再現性
の改善が主なる目的であるが、ノイズ抑圧効果に関して
は多少犠牲を覚悟しなければならない。それは、ディエ
ンファシス回路のトラップ周波数をずらすことによって
ｆｓｃ成分の１〜ラツプでの減衰度が減少し、フィード
バック減算が効果的に行なわれなくなるからである。こ
のため、第５図〜第１１図の例において再生時の共振周
波数をｆｓｃに設定し、記録時の共振周波数を下側にオ
フセットしたｆＯに設定することによって、ノイズ抑圧
効果を犠牲にすることなく、波形再生性を改善するよう
にもできる。ただし記録特性を変えるのは互換性が許容
する範囲にとどめなければならない。

第１２図に、第１図とは別の本発明の実施例を示す。第
１２図において既出の図と同じ番３．符号は同じ構成要
素を示し、１１は第４図の９７５回路用のピン、Ｃ’ａ
ｔｃ７．は容量、Ｒ１７は抵抗である。

第１２図の実施例と第１図の実施例との違いは、非線形
トラップ回路７のかわりにブリッジＴ型トラップを含む
非線形トラップ回路を用いることである。他の部分の動
作は同様である。Ｌ□、Ｃ′＋Ｃ′、の共振周波数をｆ
ｓｃとし、インダクタンスＬ工がもつ純抵抗分子の４倍
に抵抗Ｒ１１を選ぶ。この時、ピン１１に生ずる信号は
、第１図のピン１０に生じる信号に比べ、ｆｓｃ成分が
非常に小さい。これは、第１Ｖ！Ｕの実施例ではインダ
クタンスＬ０の純抵抗用によりインダクタンスＬ工と容
量ＣＪとで構成するトラップの減衰度があまり深くとれ
ないに対し、本実施例ではインダクタンスＬ１の純抵抗
用を抵抗Ｒ□７が打ち消すように働き、非常に深い減衰
度（−４０〜−５０ｄＢ）が得られるためである。

すなわち、入力端子１または３に第１３図Ａのような信
号を入力した時、第１図のピン１０に生じる波形は、第
１３図Ｂのようになるのに対し、本実施例では第１３図
Ｃのようになる。入力波形にランダムノイズやその他の
妨害が混入している時に、第１図の実施例ではピンＩＯ
の波形は第１３図りのようになり、妨害成分がリミット
作用を受は減衰してしまうため、ディエンファシス回路
で原信号から減じる妨害成分が小さくなり妨害はあまり
抑圧されなくなる。したがって図１の実施例でノイズ調
圧効果を大きくするにはＬ□の純抵抗用を十分小さくす
る必要があり高価なインダクタンスを用いると必ずしも
コスト効率がよくない。

これに対し本実施例では、ピン１１の波形は妨害成分が
リミット作用を受けずに第１３図Ｅのようになるため、
ディエンファシス回路での妨害成分の減算は効果的に行
なわれ、ノイズ成分抑圧は良好になる。

本実施例で、ディエンファシス回路で位相回りが生じ、
波形再現性が良好でない場合に、トラップのＬ４のかわ
りに、第７図、第９図、第１１図に示すタイプの切りか
えスイッチをもったインダクタンス回路を用いて、これ
を補正することができる。この場合、第１図の実施例に
おいて同様の方法でｆＯずれを補正する時よりもノイズ
抑圧効果は良好である。

本実施例で用いているブリッジＴ型トラップは第１２図
の例に限られるものでなく、各種の３端了ノツチフイル
タを用いることもできる。

第１図、第１２図の実施例では記録再生兼用回路で説明
したが、もちろんエンファシスとディエンファシスとで
回路を別にしてもよい。また同実施例ではクロマ信号が
ｆｓｃ（ＮＴＳＣでは約３．５８ＭＩＩｚ、ＰＡＬでは
約４．４３Ｍ　ＩＩ　ｚ　）の帯域の時で説明したが、
本発明はこれに限定されず、Ｖ　Ｔ　Ｒのクロマ信号記
録周波数帯域、例えば７４０ＫＩＩｚの信号を処理する
ように構成し−た場合でも効果がある。

〔発明の効果〕

本発明によれば、クロマｍ号に混入するノイズを低減で
きるので、再生画のクロマＳ／Ｈの改善に効果がある。

またエンファシス回路とディエンファシス回路とで信号
再現性がよく１回路規模を増大しないよう両回路を兼用
化することも容易である。

【図面の簡単な説明】

第１図は本発明によるエンファシス回路・ディエンファ
シス回路の兼用回路の一実施例を示す回路図、第２図は
本発明のエンファシス特性の一例を示す特性図、第３図
は本発明のディエンファシス特性の一例を示す特性図、
第４図はｆＯのずれたディエンファシス特性の一例を示
す特性図、第５図、第６図、第７図、第８図、第９図、
第１（１図、第１１図はそれぞれ、本発明に用いられる
非線形トラップ回路の例を示す回路図、第１２図は本発
明によるエンファシス回路・ディエンファシス回路の兼
用回路の他の実施例を示す回路図、第１３図は、本発明
の回路の各部の波形を示す説明図である。 符じの説明 １・・・エンファシス回路の入力端子。 ２・・エンファシス回路の出力端子。 ３・ディエンファシス回路の入力端子。 ４・・ディエンファシス回路の出力端子。 ６　・′ｆＩＣ１７，回路。

Claims (1)

1. 【特許請求の範囲】 １、ダイオードが逆極性で並列接続されたダイオード並
   列接続回路を負荷とする共振回路を含む非線形トラップ
   回路と、記録クロマ信号を上記非線形トラップ回路を通
   過させてそのサイドバンド信号を取り出す第１伝送路、
   記録クロマ信号を上記非線形トラップ回路を介さず伝送
   する第２伝送路、および第１および第２伝送路の出力を
   加算する加算回路からなるクロマエンフアシス回路と、
   コレクタ負荷抵抗を有し再生クロマ信号を増幅するトラ
   ンジスタを含む第３伝送路および第３伝送路の出力を上
   記第１伝送路を介して第３伝送路の入力側に負帰還する
   フィードバック径路からなるクロマディエンフアシス回
   路とからなり、上記非線形トラップ回路の共振周波数は
   所望のエンファシス特性が得られるように設定され、上
   記トランジスタのコレクタ浮遊容量とコレクタ負荷抵抗
   とからなる時定数回路によりディエンフアシス特性が所
   望のエンファシス特性の逆特性からずれるのを補償する
   補償回路をさらに具備することを特徴とするクロマ信号
   のエンフアシス・ディエンファシス回路。 ２、上記補償回路は、上記トランジスタのベースに接続
   された他の時定数回路からなることを特徴とする特許請
   求の範囲第１項記載のクロマ信号のエンファシス・ディ
   エンファシス回路。