JPH0318336B2 - - Google Patents
Info
- Publication number
- JPH0318336B2 JPH0318336B2 JP55117527A JP11752780A JPH0318336B2 JP H0318336 B2 JPH0318336 B2 JP H0318336B2 JP 55117527 A JP55117527 A JP 55117527A JP 11752780 A JP11752780 A JP 11752780A JP H0318336 B2 JPH0318336 B2 JP H0318336B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- temperature
- base
- emitter
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
- H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
Landscapes
- Amplifiers (AREA)
- Measuring Temperature Or Quantity Of Heat (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は自己過熱保護機能を有する新規な半導
体装置に関するものである。
体装置に関するものである。
トランジスタあるいは集積回路に含まれるトラ
ンジスタは数々の改良が加えられ定格、特性的に
は著しい進歩を遂げたが、過電流や電流集中によ
る過熱に弱く使用に当つては定格接合温度に対し
て十分余裕をもつて設計したり、あるいは不測の
事故で過熱が起こると思われる場合には別途何ら
からの温度検出素子を備えた過熱あるいは過電
流、過電圧保護回路を設けなければならない。
ンジスタは数々の改良が加えられ定格、特性的に
は著しい進歩を遂げたが、過電流や電流集中によ
る過熱に弱く使用に当つては定格接合温度に対し
て十分余裕をもつて設計したり、あるいは不測の
事故で過熱が起こると思われる場合には別途何ら
からの温度検出素子を備えた過熱あるいは過電
流、過電圧保護回路を設けなければならない。
この点に鑑みたものに特開昭54−157086号「半
導体装置」があり、トランジスタが形成された同
一基板内に感熱サイリスタを共存させ、過熱保護
を行なう事が提案されている。しかし、このもの
では感熱サイリスタの作動により過熱保護を行な
うとトランジスタの作動が停止してしまい外部回
路により感熱サイリスタの作動を停止させるまで
トランジスタを作動させることができないという
問題がある。
導体装置」があり、トランジスタが形成された同
一基板内に感熱サイリスタを共存させ、過熱保護
を行なう事が提案されている。しかし、このもの
では感熱サイリスタの作動により過熱保護を行な
うとトランジスタの作動が停止してしまい外部回
路により感熱サイリスタの作動を停止させるまで
トランジスタを作動させることができないという
問題がある。
本発明は上記問題に鑑みたもので、温度に対す
る自己復帰型の感温素子を用いトランジスタの温
度が所定温度を越えるとトランジスタの正常作動
を停止させ、この時点からトランジスタの温度が
所定温度以下になるとトランジスタの正常作動を
復帰させることによつて、トランジスタの過熱保
護を行なうとともに過熱保護時においてもトラン
ジスタの作動を継続させることができる半導体装
置を提供することを目的とするものである。
る自己復帰型の感温素子を用いトランジスタの温
度が所定温度を越えるとトランジスタの正常作動
を停止させ、この時点からトランジスタの温度が
所定温度以下になるとトランジスタの正常作動を
復帰させることによつて、トランジスタの過熱保
護を行なうとともに過熱保護時においてもトラン
ジスタの作動を継続させることができる半導体装
置を提供することを目的とするものである。
以下本発明を図に示す実施例について説明す
る。
る。
第１図は本発明の第１実施例を示す自己過熱保
護機能付ダーリントントランジスタの動作を説明
するための等価回路図で、第２図は第１図の等価
回路図を実現したトランジスタの断面模式構造図
の１例である。この第１図、第２図において、１
はリンを拡散したダーリントントランジスタの
n+形コレクタ層、２はn+形コレクタ層１の上に
気相エピタキシヤル成長により形成したＰ形高比
抵抗のP-形ペース層、５，６はそれぞれダーリ
ントントランジスタの出力側トランジスタ１２と
入力側トランジスタ１３のベース電極取出し用
P+形領域でボロンを拡散することによつて形成
される。４，９はダーリントントランジスタの出
力側トランジスタ１２のn+形エミツタ層と入力
側トランジスタ１３のn+形エミツタ層でいずれ
もP-形ベース層２上にリンを拡散することによ
つて形成される。また、３は出力側、入力側及び
ダイオード１４を電気的に分離するためのｎ形ア
イソレーシヨン層でリンを拡散する事により形成
される。１１はn+形コレクタ層と低抵抗接触す
るダーリントントランジスタのコレクタ電極、１
１′はコレクタ端子、５ａ，６ａは各々P+形ベー
ス電極層５，６と低抵抗接触する出力側トランジ
スタ１２、入力側トランジスタ１３のベース電
極、６ａはダーリントントランジスタのベース電
極、６′はベース端子、４ａ，９ａは各々n+形エ
ミツタ層４，９と低抵抗接触する出力側トランジ
スタ１２、入力側トランジスタ１３のエミツタ電
極、４′はエミツタ端子である。入力側トランジ
スタ１３と出力側トランジスタ１２は図示のごと
くエミツタ電極９ａとベース電極５ａとを電気的
に結線していわゆるダーリントン接続を行なつて
いる。このような構造のダーリントントランジス
タにその温度を検出し所定温度で逆方向耐圧が急
激に減少する感温素子としてのダイオード１４を
図示の如くn+形シリコン基材１に集積化する。
該ダイオード１４はP-形ベース層２上にn+形領
域１０と電極取出し用P+形領域７を形成するこ
とにより得られる。該ダイオード１４のアノード
電極７ａをエミツタ電極４ａに、カソード電極１
０ａをベース電極６ａに結線することにより第１
図のようにダーリントントランジスタのベース端
子６′、エミツタ端子４′間に逆方向に挿入された
ダイオード１４が形成される。
護機能付ダーリントントランジスタの動作を説明
するための等価回路図で、第２図は第１図の等価
回路図を実現したトランジスタの断面模式構造図
の１例である。この第１図、第２図において、１
はリンを拡散したダーリントントランジスタの
n+形コレクタ層、２はn+形コレクタ層１の上に
気相エピタキシヤル成長により形成したＰ形高比
抵抗のP-形ペース層、５，６はそれぞれダーリ
ントントランジスタの出力側トランジスタ１２と
入力側トランジスタ１３のベース電極取出し用
P+形領域でボロンを拡散することによつて形成
される。４，９はダーリントントランジスタの出
力側トランジスタ１２のn+形エミツタ層と入力
側トランジスタ１３のn+形エミツタ層でいずれ
もP-形ベース層２上にリンを拡散することによ
つて形成される。また、３は出力側、入力側及び
ダイオード１４を電気的に分離するためのｎ形ア
イソレーシヨン層でリンを拡散する事により形成
される。１１はn+形コレクタ層と低抵抗接触す
るダーリントントランジスタのコレクタ電極、１
１′はコレクタ端子、５ａ，６ａは各々P+形ベー
ス電極層５，６と低抵抗接触する出力側トランジ
スタ１２、入力側トランジスタ１３のベース電
極、６ａはダーリントントランジスタのベース電
極、６′はベース端子、４ａ，９ａは各々n+形エ
ミツタ層４，９と低抵抗接触する出力側トランジ
スタ１２、入力側トランジスタ１３のエミツタ電
極、４′はエミツタ端子である。入力側トランジ
スタ１３と出力側トランジスタ１２は図示のごと
くエミツタ電極９ａとベース電極５ａとを電気的
に結線していわゆるダーリントン接続を行なつて
いる。このような構造のダーリントントランジス
タにその温度を検出し所定温度で逆方向耐圧が急
激に減少する感温素子としてのダイオード１４を
図示の如くn+形シリコン基材１に集積化する。
該ダイオード１４はP-形ベース層２上にn+形領
域１０と電極取出し用P+形領域７を形成するこ
とにより得られる。該ダイオード１４のアノード
電極７ａをエミツタ電極４ａに、カソード電極１
０ａをベース電極６ａに結線することにより第１
図のようにダーリントントランジスタのベース端
子６′、エミツタ端子４′間に逆方向に挿入された
ダイオード１４が形成される。
本構成になる自己過熱保護機能付ダーリントン
トランジスタの動作を第１図の等価回路により説
明する。周知の如く、ダイオード１４の逆方向耐
圧は温度の上昇により低下する。ダーリントント
ランジスタの温度がある低い温度のときは、ダイ
オード１４の逆方向耐圧は十分ダーリントントラ
ンジスタのベース−エミツタ順方向電圧降下VBED
より高い。このため、ダイオード１４を第１図の
ように結線してもベース電流iBはダイオード１４
に殆んど流れず、トランジスタとしての通常の動
作が行なわれコレクタ電流iCが流れる。次に、ダ
ーリントントランジスタの電力損失が過電流等に
より著しく増大して温度が上昇すると、ダイオー
ド１４の逆方向耐圧は急激に減少し始める。本実
施例ではダイオード１４を２mm□ とし、P-形ベ
ース濃度を２×1014cm-3として、温度（Ｔ℃）と
ダイオード１４の逆方向電流10ｍＡでの耐圧BVD
は第３図のようになつていた。この10ｍＡの電流
値は本ダーリントントランジスタを通常動作させ
た時のベース電流の値である。一方、公知のよう
にダーリントントランジスタのベース−エミツタ
間順方向電圧VBEDは温度の上昇と共に約４ｍＶ／
℃の温度係数で減少する。本実施例では、10ｍＡ
の順方向電流でのVBEDと温度の関係は第３図のよ
うになつていた。この結果、ダーリントントラン
ジスタの温度上昇が概略VBEDBVDに達するとベ
ース電流iBは殆んどダイオード１４に流れ、ダー
リントントランジスタのベース電流は実効的に急
減し、この結果コレクタ電流は減少し、ダーリン
トントランジスタの電力損失が制御される。この
とき、ダイオード１４とダーリントントランジス
タに流れるベース電流の割合はダーリントントラ
ンジスタでの電力損失による温度が上記関係を満
たす一定温度となる点に決まり、この温度は概略
VBEDBVDを満たす温度となる。
トランジスタの動作を第１図の等価回路により説
明する。周知の如く、ダイオード１４の逆方向耐
圧は温度の上昇により低下する。ダーリントント
ランジスタの温度がある低い温度のときは、ダイ
オード１４の逆方向耐圧は十分ダーリントントラ
ンジスタのベース−エミツタ順方向電圧降下VBED
より高い。このため、ダイオード１４を第１図の
ように結線してもベース電流iBはダイオード１４
に殆んど流れず、トランジスタとしての通常の動
作が行なわれコレクタ電流iCが流れる。次に、ダ
ーリントントランジスタの電力損失が過電流等に
より著しく増大して温度が上昇すると、ダイオー
ド１４の逆方向耐圧は急激に減少し始める。本実
施例ではダイオード１４を２mm□ とし、P-形ベ
ース濃度を２×1014cm-3として、温度（Ｔ℃）と
ダイオード１４の逆方向電流10ｍＡでの耐圧BVD
は第３図のようになつていた。この10ｍＡの電流
値は本ダーリントントランジスタを通常動作させ
た時のベース電流の値である。一方、公知のよう
にダーリントントランジスタのベース−エミツタ
間順方向電圧VBEDは温度の上昇と共に約４ｍＶ／
℃の温度係数で減少する。本実施例では、10ｍＡ
の順方向電流でのVBEDと温度の関係は第３図のよ
うになつていた。この結果、ダーリントントラン
ジスタの温度上昇が概略VBEDBVDに達するとベ
ース電流iBは殆んどダイオード１４に流れ、ダー
リントントランジスタのベース電流は実効的に急
減し、この結果コレクタ電流は減少し、ダーリン
トントランジスタの電力損失が制御される。この
とき、ダイオード１４とダーリントントランジス
タに流れるベース電流の割合はダーリントントラ
ンジスタでの電力損失による温度が上記関係を満
たす一定温度となる点に決まり、この温度は概略
VBEDBVDを満たす温度となる。
第４図は本実施例でのダーリントントランジス
タに保護ダイオード１４を有しないものと有した
ものとのTO−３キヤンパツケージ単体に、VCE
＝10V、コレクタ電流１Ａを印加し、発熱させた
場合の印加時間（ｔ）とTO−３キヤンパツケー
ジ温度（Ｔ℃）を実測した結果であり、保護ダイ
オード１４のないものはＡに示す如く発熱による
熱暴走で破壊（図中Ｘ点）するが、保護ダイオー
ドを有したものはＢに示す如く約200℃で安定し
ていた。上記の安定温度は過熱保護を行なうとす
るダーリントントランジスタの許容接合温度TDA
以内に選ぶには第３図のVBEDBVDの温度をTDA
以内とすればよい。これは主としてBVDを制御す
ることにより得られ、ダイオード１４の有効面積
及びP+−P-−N+接合の不純物濃度を変化させる
ことにより達せられる。
タに保護ダイオード１４を有しないものと有した
ものとのTO−３キヤンパツケージ単体に、VCE
＝10V、コレクタ電流１Ａを印加し、発熱させた
場合の印加時間（ｔ）とTO−３キヤンパツケー
ジ温度（Ｔ℃）を実測した結果であり、保護ダイ
オード１４のないものはＡに示す如く発熱による
熱暴走で破壊（図中Ｘ点）するが、保護ダイオー
ドを有したものはＢに示す如く約200℃で安定し
ていた。上記の安定温度は過熱保護を行なうとす
るダーリントントランジスタの許容接合温度TDA
以内に選ぶには第３図のVBEDBVDの温度をTDA
以内とすればよい。これは主としてBVDを制御す
ることにより得られ、ダイオード１４の有効面積
及びP+−P-−N+接合の不純物濃度を変化させる
ことにより達せられる。
第２図に示した自己過熱保護機能付ダーリント
ントランジスタは以上のように同一シリコン板中
に保護ダイオード１４を内蔵しているのでダーリ
ントントランジスタの温度検出が速く行なえ、短
時間の過電流による過熱防止にも有効に作用でき
る。また、この第１実施例では保護ダイオード１
４をダーリントントランジスタを作るプロセスで
一緒に作り込めるので製作の手間が少なくなる利
点がある。
ントランジスタは以上のように同一シリコン板中
に保護ダイオード１４を内蔵しているのでダーリ
ントントランジスタの温度検出が速く行なえ、短
時間の過電流による過熱防止にも有効に作用でき
る。また、この第１実施例では保護ダイオード１
４をダーリントントランジスタを作るプロセスで
一緒に作り込めるので製作の手間が少なくなる利
点がある。
次に第２実施例について説明する。第５図はそ
の等価回路図、第６図は第５図の等価回路を実現
した集積回路内に形成された自己過熱保護機能付
トランジスタの模式断面構造図である。この第５
図、第６図において、第１、第２図と同一または
相当部分に対して同一符号で表わす。第１図と構
造上異なるところはダーリントントランジスタ形
式でないため入力側トランジスタ構造が存在して
いないことと、次の点である。
の等価回路図、第６図は第５図の等価回路を実現
した集積回路内に形成された自己過熱保護機能付
トランジスタの模式断面構造図である。この第５
図、第６図において、第１、第２図と同一または
相当部分に対して同一符号で表わす。第１図と構
造上異なるところはダーリントントランジスタ形
式でないため入力側トランジスタ構造が存在して
いないことと、次の点である。
第１実施例で述べたダイオード１４の代りに
PNPトランジスタ１６を形成するためのP+エミ
ツタ層１９、n+ベース層１８及びP+コレクタ電
極取出し領域１７を形成し、各々低抵抗接触をす
るエミツタ電極１９ａ、ベース電極１８ａ及びコ
レクタ電極１７ａを形成する。該PNPトランジ
スタ１６のベース電極１８ａ、エミツタ電極１９
ａを結線し、かつトランジスタ１５のベース電極
５ａとも結線する。また、PNPトランジスタ１
６のコレクタ電極１７ａはエミツタ電極４ａと結
線することにより第５図の等価回路が実現され
る。
PNPトランジスタ１６を形成するためのP+エミ
ツタ層１９、n+ベース層１８及びP+コレクタ電
極取出し領域１７を形成し、各々低抵抗接触をす
るエミツタ電極１９ａ、ベース電極１８ａ及びコ
レクタ電極１７ａを形成する。該PNPトランジ
スタ１６のベース電極１８ａ、エミツタ電極１９
ａを結線し、かつトランジスタ１５のベース電極
５ａとも結線する。また、PNPトランジスタ１
６のコレクタ電極１７ａはエミツタ電極４ａと結
線することにより第５図の等価回路が実現され
る。
尚、本発明で言うPN接合は、n+形ベース層１
８とP-形ベース層２との間に形成される。
８とP-形ベース層２との間に形成される。
本構成になる自己過熱保護機能付トランジスタ
の動作は次の如き特徴を有している。第１実施例
で述べたダーリントントランジスタはそのhFEが
極めて高いと云う特徴を有しているため、動作に
必要なベース電流は極めて小さな値で使用でき
る。このため、ダイオード１４の逆方向もれ電流
の温度依存性を利用することにより簡便に自己過
熱保護が達成できた。然るに、この逆方向もれ電
流の値を大きくするには、ダイオード１４の面積
を大きくせねばならず、大きなベース電流で使用
される例えば単体のトランジスタのベース電流を
引込むには不適であるという欠点を有している。
この欠点を改良するために第５図のトランジスタ
１６の如き構成とすることにより、トランジスタ
１６のベース−エミツタ間のもれ電流を増幅する
ことができる。P-層の濃度を２×1014cm-3とし、
0.5mm2のトランジスタ１６を形成した時の温度に
よるVCE−ICD特性は第７図の如くなり大きなもれ
電流ICDを得ることができる。これは概略ベース
−エミツタ間もれ電流を該トランジスタ１６の
hFEによりhFE倍された結果である。このため、例
えば100ｍＡで使用されるトランジスタ１５のベ
ース電流をも十分トランジスタ１６に引込むこと
ができ、第１実施例と同様な効果を得ることがで
きる。また、第５図のトランジスタ１６のベース
端子をエミツタ端子と結線しない場合も同様な効
果を得ることができる。
の動作は次の如き特徴を有している。第１実施例
で述べたダーリントントランジスタはそのhFEが
極めて高いと云う特徴を有しているため、動作に
必要なベース電流は極めて小さな値で使用でき
る。このため、ダイオード１４の逆方向もれ電流
の温度依存性を利用することにより簡便に自己過
熱保護が達成できた。然るに、この逆方向もれ電
流の値を大きくするには、ダイオード１４の面積
を大きくせねばならず、大きなベース電流で使用
される例えば単体のトランジスタのベース電流を
引込むには不適であるという欠点を有している。
この欠点を改良するために第５図のトランジスタ
１６の如き構成とすることにより、トランジスタ
１６のベース−エミツタ間のもれ電流を増幅する
ことができる。P-層の濃度を２×1014cm-3とし、
0.5mm2のトランジスタ１６を形成した時の温度に
よるVCE−ICD特性は第７図の如くなり大きなもれ
電流ICDを得ることができる。これは概略ベース
−エミツタ間もれ電流を該トランジスタ１６の
hFEによりhFE倍された結果である。このため、例
えば100ｍＡで使用されるトランジスタ１５のベ
ース電流をも十分トランジスタ１６に引込むこと
ができ、第１実施例と同様な効果を得ることがで
きる。また、第５図のトランジスタ１６のベース
端子をエミツタ端子と結線しない場合も同様な効
果を得ることができる。
また、上記第２実施例ではPNPトランジスタ
１６を形成するためにPNPトランジスタのP+エ
ミツタ層を形成する特別な工程を追加せねばなら
ない。これを改良し、特別な追加工程を必要とし
ないで、同様な効果を得る一方法としては第８図
のようなラテラルNPNトランジスタ１７を構成
した構造とすることにより達せられる。第９図は
その等価回路図である。
１６を形成するためにPNPトランジスタのP+エ
ミツタ層を形成する特別な工程を追加せねばなら
ない。これを改良し、特別な追加工程を必要とし
ないで、同様な効果を得る一方法としては第８図
のようなラテラルNPNトランジスタ１７を構成
した構造とすることにより達せられる。第９図は
その等価回路図である。
第８図において、２０はP+形ベース層、２１
はn+形エミツタ層、２２はn+形コレクタ層であ
り、それぞれベース電極２０ａ、エミツタ電極２
１ａ、コレクタ電極２２ａに接続している。尚、
本発明で言うPN接合は、n+形コレクタ層２２と
P-形ベース層２との間に形成される。
はn+形エミツタ層、２２はn+形コレクタ層であ
り、それぞれベース電極２０ａ、エミツタ電極２
１ａ、コレクタ電極２２ａに接続している。尚、
本発明で言うPN接合は、n+形コレクタ層２２と
P-形ベース層２との間に形成される。
以上述べた自己過熱保護機能付トランジスタは
ダイオード１４あるいは感温トランジスタ１６を
同一基板内に構成することにより接合温度の検出
速度を大きくしているが、比較的ゆつくりした温
度上昇に対しては第１０図のようにトランジスタ
チツプ３０上あるいはトランジスタチツプ３０の
近傍に上記ダイオード１４あるいは感温トランジ
スタ１６などの感温素子３１を配置することによ
り、同様な効果が得られる。
ダイオード１４あるいは感温トランジスタ１６を
同一基板内に構成することにより接合温度の検出
速度を大きくしているが、比較的ゆつくりした温
度上昇に対しては第１０図のようにトランジスタ
チツプ３０上あるいはトランジスタチツプ３０の
近傍に上記ダイオード１４あるいは感温トランジ
スタ１６などの感温素子３１を配置することによ
り、同様な効果が得られる。
また、感温素子は第１１図、第１２図に示す如
く、トランジスタより構成される被保護回路４０
とその電源に対して並列に接続しても同様の効果
が得られる。すなわち、感温素子としてのトラン
ジスタ４１は温度をパラメータとした場合第１３
図に示すようなVCE−IC特性となり、被保護回路
４０からの熱により所定温度で回路駆動電流を引
き込むことにより所定温度以上では回路の動作を
停止させる。また、このトランジスタ４１のVCE
は第１４図に示す如く、IC＝一定とした場合には
温度の上昇と共に急激に減少する特性を有してい
るため、第１２図のような定電圧駆動されている
回路についても所定温度以上で回路の動作を停止
させる。
く、トランジスタより構成される被保護回路４０
とその電源に対して並列に接続しても同様の効果
が得られる。すなわち、感温素子としてのトラン
ジスタ４１は温度をパラメータとした場合第１３
図に示すようなVCE−IC特性となり、被保護回路
４０からの熱により所定温度で回路駆動電流を引
き込むことにより所定温度以上では回路の動作を
停止させる。また、このトランジスタ４１のVCE
は第１４図に示す如く、IC＝一定とした場合には
温度の上昇と共に急激に減少する特性を有してい
るため、第１２図のような定電圧駆動されている
回路についても所定温度以上で回路の動作を停止
させる。
以上述べたように本発明では、160℃以上の所
定温度以内で正常作動するトランジスタと、この
トランジスタからの熱伝導を受ける位置に配設さ
れるとともに、その構成にPN接合を有し、この
PN接合が前記トランジスタのベース電極とエミ
ツタ電極間に前記トランジスタのベース−エミツ
タ間順方向と逆方向に電気的に並列接続され、し
かも、前記トランジスタの温度が前記所定温度以
上となると、前記PN接合の逆方向耐圧の前記ト
ランジスタのベース−エミツタ間順方向電圧に対
する大小関係が大から小となる特性を有し、前記
トランジスタの温度が前記所定温度を越えた時に
前記特性により作動して前記トランジスタの作動
を停止させ、この時点から前記トランジスタの温
度が前記所定温度以下になると非作動に自己復帰
して前記トランジスタを正常作動に復帰させる感
温素子とを備えているから、トランジスタの温度
が所定温度を越えた時にトランジスタの正常作動
を停止させて過熱保護を行なうことができ、この
過熱保護によつてトランジスタの温度が低下する
と感温素子が非作動してトランジスタの作動を継
続させることができ、従つてトランジスタの発熱
が続く状態であつても感温素子の作動、非作動に
よつてトランジスタの温度を所定温度付近に安定
して保つことができるという優れた効果がある。
定温度以内で正常作動するトランジスタと、この
トランジスタからの熱伝導を受ける位置に配設さ
れるとともに、その構成にPN接合を有し、この
PN接合が前記トランジスタのベース電極とエミ
ツタ電極間に前記トランジスタのベース−エミツ
タ間順方向と逆方向に電気的に並列接続され、し
かも、前記トランジスタの温度が前記所定温度以
上となると、前記PN接合の逆方向耐圧の前記ト
ランジスタのベース−エミツタ間順方向電圧に対
する大小関係が大から小となる特性を有し、前記
トランジスタの温度が前記所定温度を越えた時に
前記特性により作動して前記トランジスタの作動
を停止させ、この時点から前記トランジスタの温
度が前記所定温度以下になると非作動に自己復帰
して前記トランジスタを正常作動に復帰させる感
温素子とを備えているから、トランジスタの温度
が所定温度を越えた時にトランジスタの正常作動
を停止させて過熱保護を行なうことができ、この
過熱保護によつてトランジスタの温度が低下する
と感温素子が非作動してトランジスタの作動を継
続させることができ、従つてトランジスタの発熱
が続く状態であつても感温素子の作動、非作動に
よつてトランジスタの温度を所定温度付近に安定
して保つことができるという優れた効果がある。
第１図、第５図、第９図は本発明の各々の実施
例の等価回路図、第２図、第６図、第８図は第１
図、第５図、第９図の等価回路をそれぞれ実現し
た集積回路内の模式断面構造図、第３図、第４
図、第７図、第１３図、第１４図は作動説明に供
する特性図、第１０図は感温素子をトランジスタ
チツプに実装した場合の斜視図、第１１図、第１
２図は本発明の他の実施例を示す電気結線図であ
る。 １２，１３……トランジスタ、１４……感温素
子としてのダイオード。
例の等価回路図、第２図、第６図、第８図は第１
図、第５図、第９図の等価回路をそれぞれ実現し
た集積回路内の模式断面構造図、第３図、第４
図、第７図、第１３図、第１４図は作動説明に供
する特性図、第１０図は感温素子をトランジスタ
チツプに実装した場合の斜視図、第１１図、第１
２図は本発明の他の実施例を示す電気結線図であ
る。 １２，１３……トランジスタ、１４……感温素
子としてのダイオード。
Claims (1)
- 【特許請求の範囲】 １ 160℃以上の所定温度以内で正常作動するト
ランジスタと、 このトランジスタからの熱伝導を受ける位置に
配設されるとともに、その構成にPN接合を有
し、このPN接合が前記トランジスタのベース電
極とエミツタ電極間に前記トランジスタのベース
−エミツタ間順方向と逆方向に電気的に並列接続
され、しかも、前記トランジスタの温度が前記所
定温度以上となると、前記PN接合の逆方向耐圧
の前記トランジスタのベース−エミツタ間順方向
電圧に対する大小関係が大から小となる特性を有
し、前記トランジスタの温度が前記所定温度を越
えた時に前記特性により作動して前記トランジス
タの作動を停止させ、この時点から前記トランジ
スタの温度が前記所定温度以下になると非作動に
自己復帰して前記トランジスタを正常作動に復帰
させる感温素子とを備えることを特徴とする半導
体装置。 ２ 前記トランジスタと感温素子とを同一半導体
基板上に形成したことを特徴とする特許請求の範
囲第１項記載の半導体装置。 ３ 前記感温素子を前記トランジスタの近傍に配
置したことを特徴とする特許請求の範囲第１項記
載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55117527A JPS5740977A (en) | 1980-08-25 | 1980-08-25 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55117527A JPS5740977A (en) | 1980-08-25 | 1980-08-25 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5740977A JPS5740977A (en) | 1982-03-06 |
| JPH0318336B2 true JPH0318336B2 (ja) | 1991-03-12 |
Family
ID=14713988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55117527A Granted JPS5740977A (en) | 1980-08-25 | 1980-08-25 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5740977A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5997209A (ja) * | 1982-11-25 | 1984-06-05 | Mitsubishi Electric Corp | 演算増幅用ｉｃ |
| JPS59208868A (ja) * | 1983-05-13 | 1984-11-27 | Hitachi Micro Comput Eng Ltd | 半導体集積回路装置 |
| JP3482948B2 (ja) | 2000-07-25 | 2004-01-06 | 株式会社デンソー | 半導体装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5138517A (ja) * | 1974-09-30 | 1976-03-31 | Teijin Ltd | Shijonokyuinhikitorisochi |
| JPS54157086A (en) * | 1978-05-31 | 1979-12-11 | Mitsubishi Electric Corp | Semiconductor device |
-
1980
- 1980-08-25 JP JP55117527A patent/JPS5740977A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5740977A (en) | 1982-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2731119B2 (ja) | 半導体パワー素子およびその遮断回路 | |
| JPS6358380B2 (ja) | ||
| JPH0693485B2 (ja) | 半導体装置 | |
| US4291319A (en) | Open base bipolar transistor protective device | |
| US4142115A (en) | Semiconductor device with a thermal protective device | |
| US4543593A (en) | Semiconductor protective device | |
| US4705322A (en) | Protection of inductive load switching transistors from inductive surge created overvoltage conditions | |
| KR100272052B1 (ko) | 파워 트랜지스터 | |
| US4972247A (en) | High energy event protection for semiconductor devices | |
| US4260910A (en) | Integrated circuits with built-in power supply protection | |
| JPH0318336B2 (ja) | ||
| US5396119A (en) | MOS power transistor device with temperature compensation | |
| JP3008900B2 (ja) | 半導体装置 | |
| JPH0712045B2 (ja) | 電流検出素子 | |
| US4333120A (en) | Transistor protection circuit | |
| JP3204226B2 (ja) | 半導体装置 | |
| JP3204227B2 (ja) | 半導体装置 | |
| JP3042256B2 (ja) | パワートランジスタ温度保護回路装置 | |
| JP2537836B2 (ja) | 半導体保護装置 | |
| JP2901275B2 (ja) | 半導体集積回路装置 | |
| JPS6211787B2 (ja) | ||
| JPS59189665A (ja) | 半導体装置 | |
| JP2656045B2 (ja) | 静電放電保護回路 | |
| JPS58186959A (ja) | 半導体装置 | |
| JP2614261B2 (ja) | 半導体スイッチング素子 |