JPH03184436A - Ｓｏｎｅｔにおけるフレーム・カウンタ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 高次群（ＳＴＳ−Ｎ）レベル信号のフレーム処理用タイ
ミングを生成する回路規模の低減を図ったＳＯＮＥＴに
おけるフレーム・カウンタ回路に関し、 回路規模を低減してＩＣ化の所要ゲート数の削減を可能
とすることを目的とし、 ５ＴＳ−Ｎレベル信号に応じたフレーム同期制御および
同期保護を行う同期制御手段と、同期制御手段によるフ
レーム同期制御の下で、多重度Ｎに応じたフレーム処理
用のタイミングを発生するフレーム・カウンタ回路とを
備えたＳＯＮＥＴの端末装置において、フレーム・カウ
ンタ回路には、フレームの各行毎に反復して、多重度に
応じた所定桁数の桁を計数し、各行毎の計数完了の通知
を行う桁計数手段と、各フレーム毎に反復して、計数完
了の通知に応じて所定数の行を計数する行計数手段とを
備えて構成される。

〔産業上の利用分野〕

本発明は、高次群（ＳＴＳ−Ｎ）レベル信号のフレーム
処理用タイミングを生成するＳＯＮＥＴ（Ｓｙｎｃｈｒ
ｏｎｏｕｓ　０ｐｔｉｃａｌ　ＮＥＴｗｏｒｋ）におけ
るフレーム・カウンタ回路に関する。

〔従来の技術〕

ＳＯＮＥＴでは、ｒｓＤＮにおける５１．８４Ｍｂｔｔ
／Ｓの伝送ビットレートを有する同期化３次群レベルを
基礎（ＳＴＳ−１）として、同期オクテツト多重により
Ｎ多重して高次群レベル（以下、「５ＴＳ−Ｎ、という
。）を得ている。

現在、５ＴＳ−Ｈの多重度Ｎとして「３」、「９」、そ
の他が予定されているが、以下では、従来技術として５
ＴＳ−１２の場合について説明する。

第９図は、５ＴＳ−１２のフレームフォーマットを示す
図である。

図において、「Ａ」〜「■」は、行番号を示す。

「１」〜ｒ５４０　Ｊは、各行に含まれる桁番号を示す
。ｒＡＩＪ、「Ａ２」、ｒＢＩＪ、「Ｂ２」、ｒｃＩＪ
、「口１」　〜　ｒＤ１２　　Ｊ　　、　　ｒｔ！ＩＪ
　、　　　ｒＥ２」　、　　ｒｐｌ、、ｒＨＩＪ〜「Ｂ
３」、「Ｋ１」、「Ｋ２」、ｒＺＩＪおよび「Ｚ２Ｊは
、それぞれ各行のオーバーヘッドを構成する１２バイト
のブロック（「■」〜「肛」）を示し、その内容にはフ
レームパターンおよび制御情報を含む。なお、各桁は、
例えば、ｒｌｌＪおよびｒｌ１２Ｊで示す２バイトで構
成される。

従来、このようなフレームフォーマットに対応したフレ
ーム処理（例えば、フレーム同期保護、オーバーヘッド
処理その他）に必要なタイミングは、フレームの各バイ
トおよび各ビットに対応したフレーム・カウンタ回路を
用いて得られていた。

第５図は、従来のフレーム・カウンタ回路を示す図であ
る。

図において、フレーム検出回路５０１は、５ＴＳ−１２
フレームフオーマツトのデータに含まれるフレームパタ
ーンを検出し、ハイレベルのＣＡＳＥ信号を出力する。

フレーム保護回路５０２は、フレーム検出回路５０１に
よるフレームパターンの検出に対する所定の保護動作の
後に、ハイレベルの５ＹＮＣ信号を出力する。

オアゲート５０３およびアンドゲート５０４は、ＦＯＫ
信号あるいは５ＹＮＣ信号でＣＡＳＥ信号をインヒビッ
トする構成であり、ＦＯＫ信号および５ＹＮＣ信号がロ
ーレベルであるフレーム同期がとれていないときに、Ｃ
ＡＳＥ信号をフレーム・カウンタ５１０およびサブフレ
ーム・カウンタ５２０のリセット信号として送出する。

フレーム・カウンタ５１０は、クロック信号０３９Ｍに
応してカウントする１３ビツトカウンタ５１１、フレー
ムの全桁に対応するカウント値の検出に応じて所定の信
号を出力するデコーダ５１２、アンドゲート５０４を介
して入力されるＣＡＳＥ信号およびデコーダ５１２の出
力信号の論理和をとって１３ビツトカウンタ５１１のリ
セット信号とするオアゲート５１３により構成される。

サブフレーム・カウンタ５２０は、クロック信号Ｃ３９
Ｍに応じてカウントするＩＯビットカウンタ５２１、各
行の全桁に対応するカウント値の検出に応じて所定の信
号を出力するデコーダ５２２、フレーム・カウンタ５１
０のオアゲート５１３を介して入力されるリセット信号
およびデコーダ５２２の出力信号の論理和をとってｌＯ
ビットカウンタ５２１のリセット信号とするオアゲート
５２３により構成される。

第６図は、従来のフレーム・カウンタ回路の動作タイミ
ングチャートである。

以下に、第５図および第６図を参照して、従来のフレー
ム・カウンタ回路の動作について説明する。

フレーム同期がとれていない状態では、ＦＯＫ信号およ
び５ＹＮＣ信号がローレベルであるがら、ＣＡＳＥ信号
が１３ビツトカウンタ５１１および１０ビツトカウンタ
５２１のリセット信号として与えられ（第６図の）、そ
の立ち下がりのタイミングで双方のカウンタは同時にリ
セットされる（第６図■）。

各カウンタは、同時にリセットされた後にクロック信号
Ｃ３９Ｍに応じてカウント動作を行う。

なお、ＦＯＫ信号は、フレームパターンが一度検出され
るとハイレベルとなり（第６図■）、フレームパターン
以外の情報により発生されるＣＡＳＥ信号によって双方
のカウンタがリセットされる事態をインヒビットする。

１３ビツトカウンタ５１１の内容が単位フレーム中に含
まれる全桁数ｒ４８６０　（＝４５桁×９行Ｘ１２多重
）」に対応するカウント値ｒ４８５９．に達すると、デ
コーダ５１２の出力に応じて１３ビツトカウンタ５１１
のリセット信号がハイレベルとなり（第６図■）、１３
ビツトカウンタ５１１はその立ち下がりのタイミングに
リセットされる。

以下、１３ビツトカウンタ５１１は、カウント数ｒ　４
８６０　Ｊに対応するフレーム周期（１２５μｓ）毎に
同様の動作を反復する。

一方、１０ビツトカウンタ５２１は、その内容が各行に
含まれる全桁数ｒ５４０　　（＝４５桁×１２多重）」
に対応するカウント値ｒ５３９　、に達すると、デコー
ダ５２２の出力信号がハイレベルとなり（第６図■）、
１０ビツトカウンタ５２１はその立ち下がりのタイミン
グにリセットされる。

以後、１０ビツトカウンタ５２１は、１行周Ｍ（１２５
μｓ／９）毎に同様の動作を反復する。

なお、各フレームの最終桁のタイミングには、双方のカ
ウンタは同時にリセットされる。

ここで、フレーム・カウンタ５１０およびサブフレーム
、カウンタ５２０のカウント値の変化を第７図および第
８図に示す。

このように、従来のフレーム・カウンタ回路では、正規
のフレームパターンの検出に基ツ＜ｃＡＳＥ信号によっ
てフレーム・カウンタ５１０およびサブフレーム・カウ
ンタ５２０が同時にリセットされた後は、前者は１フレ
一ム周期毎に、後者は１行周期毎にそれぞれ「ｏ」から
カウント動作を反復する。

すなわち、フレーム・カウンタ５１０はフレーム同期保
護用として、サブフレーム・カウンタ５２０はフレーム
処理用としてそれぞれ使用される。

なお、各カウンタの値は常時そのパラレル出力端子ｒＱ
ＯＪ、ｒＱＩＪ　、・・・から出力され、フレーム処理
用の内部タイミングの発生に使用される。

〔発明が解決しようとする課題〕

ところで、このような従来例構成のフレーム・カウンタ
回路では、フレーム同期保護用およびフレーム処理用と
してそれぞれ別のフレーム・カウンタを必要とし、これ
らのカウンタは共に１桁単位のカウントを行っていた。

したがって、これらのカウンタ回路およびそのカウント
値に基づくフレーム処理用タイミング発生回路の規模が
大きくなっていた。すなわち、ＩＣ化した場合の所要ゲ
ート数が膨大で、決められたパッケージ内に実装できな
かった場合には機能の削減を強いられることがあった。

また、機能の削減を行わずパッケージのサイズを１ラン
ク上げると、消費電力が増大し、コスト高となった。

本発明は、回路規模を低減してＩＣ化の所要ゲート数の
削減を可能とするＳＯＮＥＴにおけるフレーム・カウン
タ回路を提供することを目的とする。

〔課題を解決するための手段〕

第１図は、本発明の原理ブロック図である。

図において、ＳＯＮＥＴの端末装置は、５ＴＳ−Ｎレベ
ル信号に応じたフレーム同期制御および同期保護を行う
同期制御手段１０１と、同期制御手段１０１によるフレ
ーム同期制御の下で、多重度Ｎに応じたフレーム処理用
のタイミングを発生するフレーム・カウンタ回路１１０
とを備える。

本発明では、フレーム・カウンタ回路１１０の桁計数手
段１０３は、フレームの各行毎に反復して、多重度に応
じた所定桁数の桁を計数し、各行毎の計数完了の通知を
行う。

フレーム・カウンタ回路１１０の行計数手段ｌＯ５は、
各フレーム毎に反復して、計数完了の通知に応じて所定
数の行を計数する。

〔作　用〕

桁計数手段１０３は、同期制御手段１０１によるフレー
ム同期制御の下で、多重度Ｎに応じた周波数のクロック
信号に応じて各行に含まれる桁を計数し、１行分の桁数
を計数する度にフレーム内杆計数手段１０５に計数完了
を通知する。

行計数手段１０５は、計数完了通知に応じて、各フレー
ム毎に含まれる行を計数する。

〔実施例〕

以下、図面に基づいて本発明の実施例について詳細に説
明する。

第２図は、本発明の一実施例を示す図である。

本実施例は、従来例と同様に５ＴＳ−１２の場合の適用
例である。

図において、フレーム検出回路５０１、フレーム保護回
路５０２、オアゲート５０３およびアンドゲート５０４
については、第５図に示す従来例構成と同じであるから
、ここではその説明を省略する。

フレーム・カウンタ２１０は、第５図に示す従来のサブ
フレーム・カウンタ５２０に対応し、クロック信号Ｃ３
９Ｍに応じてカウントする１０ビツトカウンタ２１１、
各行に含まれる全桁ｒ５４０　Ｊに対応するカウント値
ｒ５３９　Ｊの検出に応じて所定の信号を出力するデコ
ーダ２１２、アンドゲート５０４を介して入力されるＣ
ＡＳＥ信号およびデコーダ２１２の出力信号の論理和を
とって１０ビツトカウンタ２１１のリセット信号とする
オアゲート２１３により構成される。

フレーム・ロー・カウンタ２２０は、クロック信号Ｃ３
９Ｍに応じてカウントする４ビツトカウンタ２２１１フ
レーム中の行数「９」に対応するカウント値「８」の検
出に応じて所定の信号を出力するデコーダ２２２、アン
ドゲート５０４を介して人力されるＣＡＳＥ信号および
デコーダ２２２の出力信号の論理和をとって４ビツトカ
ウンタ２２１のリセット信号とするオアゲート２２３、
このリセット信号およびフレーム・カウンタ２１０のデ
コーダ２１２の出力信号の論理和をとり、４ビツトカウ
ンタ２２１のカウントイネーブル信号とするオアゲート
２２４より構成される。

第３図は、本実施例の動作タイミングチャートである。

以下に、第２図および第３図を参照して、本実施例の動
作を説明する。

図において、ＣＡＳＥ信号の立ち上がりのタイミングは
、本タイごングチャートの基準として、第６図と同じ番
号■を付与する。

フレーム同期の外れた状態では、ＦＯＫ信号および５Ｙ
ＮＣ信号が共にローレベルである。したがって、フレー
ムパターンの検出に応じたＣＡＳＥ信号は、アンドゲー
ト５０４を介して１０ビツトカウンタ２１１および４ビ
ツトカウンタ２２１にハイレベルのリセット信号として
与えられ、双方のカウンタはリセット（パラレルロード
入力端子ｒＤＯＪ〜「０９」に設定された全ビットがロ
ーレベルの論理値がロード）される（第３図中の■）。

１０ピントカウンタ２１１は、このようにしてリセット
された後に、クロック信号Ｃ３９Ｍに応じたカウント動
作を行う。

また、この状態では、アンドゲート５０４を介したＣＡ
ＳＥ信号およびデコーダ２２２の出力信号は共にローレ
ベルである。したがって、４ビツトカウンタ２２１は、
そのカウントイネーブル信号としてローレベルが与えら
れ、カウント動作を行わない。

１０ビツトカウンタ２１１の内容が単位行中に含まれる
桁数ｒ５４０　　（＝４５桁×１２多重）」に対応する
カウント値「５３９」に達すると、デコーダ２１２の出
力信号がハイレベルになる（第３図中の■）この信号に
応じて、１０ビツトカウンタ２１１はリセットされ、ま
た４ビツトカウンタ２２１はカウントイネーブルとなっ
てカウントアツプする。なお、この信号は、フレームパ
ターンが検出されてから１行（（１／９）フレーム周期
＝（１２５／９）μＳ））分の時間が経過したことを意
味する。

以下、１０ビツトカウンタ２１１は、１行分の周期（（
１２５／９）μＳ）で同様の動作を反復する。

一方、４ビツトカウンタ２２１は、フレーム・カウンタ
２１０内のデコーダ２１２の出力信号に応じてカウント
動作を行い、その内容が単位フレームに含まれる行数「
９」に対応するカウント値「８」に達すると、デコーダ
２２２の出力信号に応じてリセットされる（第３図■）
。

以下、４ビツトカウンタ２２１は、フレーム周期（１２
５μｓ）毎に同様の動作を反復する。

このように、４ビツトカウンタ２２１は、第９図のフレ
ームフォーマットに示す各行（「Ａ」〜「■」）をそれ
ぞれ行番号「０」〜「８」としてカウントを行う。

第４図は、フレーム・カウンタおよびフレーム・ロー・
カウンタの値の変化を示す図である。

図において、１０ビツトカウンタの内容「５３３〜５３
９、Ｏ〜５３２」および４ビツトカウンタの内容「０〜
８」は、それぞれ第９図に示す桁番号ｒｌＪ〜ｒ５４０
　Ｊおよび行番号「Ａ」〜「■」に対応する。

このように、本実施例では、フレームの各行に包含され
る桁をカウントするフレーム・カウンタ２１０およびフ
レームを構成する各行を１フレ一ム周期に渡ってカウン
トするフレーム・ロー・カウンタ２２０により、フレー
ム処理に必要なタイくングを得るフレーム・カウンタ回
路を構成できる。

したがって、従来の１３ピントカウンタおよび１０ビツ
トカウンタによって構成されるフレーム・カウンタ回路
が１０ビツトカウンタおよび４ビツトカウンタによって
構成でき、従来より回路規模が低減されてＩＣ化した場
合のゲート数が削減される。

すなわち、内部タイミングの発生回路を除いた所要ゲー
ト数は、従来の３７３ＢＣから１９３ＢＣとなる。

また、個々の内部タイミング発生回路のゲート数は、デ
コードの対象となるカウンタのビット長が少ないので、
従来の２０ＢＣからｌ０ＢＣとなる。このように、本実
施例では、従来例よりも所要ゲート数を約１／２削減で
きる。

〔発明の効果〕

上述したように、本発明によれば、多重度Ｎに応じた１
行分の所定桁数（＝４５Ｎ）をカウントするカウンタお
よびこれに直列に接続される１フレーム当たりの行数（
＝９）をカウントするカウンタにより、フーム・カウン
タを構成できるので、回路規模が低減されてＩＣ化した
場合の所要ゲート数が削減される。

したがって、従来例ではゲート数が膨大で開発できなか
ったパッケージが開発可能となり、消費電力の低減、コ
ストダウンが可能となる。

また、ゲート数が削減された分だけフレームに含まれる
各バイトの処理その他の機能追加が可能となる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の一実施例を示す図、 第３図は本実施例の動作タイミングチャート、第４図は
フレーム・カウンタおよびフレーム・ロー・カウンタの
値の変化を示す図、 第５図は従来のフレーム・カウンタ回路を示す図、 第６図は従来のフレーム・カウンタ回路の動作タイミン
グチャート、 第７図は従来例におけるフレーム・カウンタの値の変化
を示す図、 第８図は従来例におけるサブフレーム・カウンタの値の
変化を示す図、 第９図は５ＴＳ−１２のフレームフォーマットを示す図
である。 図において、 Ｏｌは同期制御手段、 ０３は桁計数手段、 ０５は行計数手段、 １０はフレーム・カウンタ回路、 １Ｏ１５１０はフレーム・カウンタ、 １１．５２１は１０ビツトカウンタ、 １２．２２２．５１２．５２２はデコーダ、２１３．２
２３．２２４．５０３．５１３．５２３はオアゲート、 ２２０はフレーム・ロー・カウンタ、 ２２１は４ビツトカウンタ、 ５０１はフレーム検出回路、 ５０２はフレーム保護回路、 ５０４はアンドゲート、 ５１１は１３ビツトカウンタ、 ５２０はサブフレーム・カウンタである。 本発明の原理プロ ツク図 第 図 本発明の一実施例を示す図 第　　２　　図 従来のフレームカウンタ回路を示す間 第 図

Claims (1)

【特許請求の範囲】
1. （１）ＳＴＳ−Ｎレベル信号に応じたフレーム同期制御
   および同期保護を行う同期制御手段（１０１）と、 前記同期制御手段（１０１）によるフレーム同期制御の
   下で、多重度Ｎに応じたフレーム処理用のタイミングを
   発生するフレーム・カウンタ回路（１１０）と を備えたＳＯＮＥＴの端末装置において、 前記フレーム・カウンタ回路（１１０）には、フレーム
   の各行毎に反復して、多重度に応じた所定桁数の桁を計
   数し、各行毎の計数完了の通知を行う桁計数手段（１０
   ３）と、 各フレーム毎に反復して、前記計数完了の通知に応じて
   所定数の行を計数する行計数手段（１０５）とを備えた ことを特徴とするＳＯＮＥＴにおけるフレーム・カウン
   タ回路。