JPH03185713A - 結晶質半導体薄膜の形成方法およびｓｏｉデバイス - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、結晶質半導体薄膜の形成方法および５ＯＩ（
Ｓｉｌｉｃｏｎ　ｏｎ　Ｉｎ５ｕｌａｔｏｒ）デバイス
関し、特に大面積の絶縁基体上に高品質の結晶質半導体
薄膜を形成する方法及びこの方法によって形成された半
導体薄膜を用いた５０１デバイスに関する。

［従来技術］ 近年、０＾機器や通信関連のマンマシンインターフェー
ス機器に対し大面積の入出力デバイス（入力センサー、
プリンター、表示デイスプレー等）の要求は増大しかつ
高度化してきている。こうしたデバイスを形成するため
の半導体薄膜形成技術として、従来は、水素化アモルフ
ァスシリコン（ａ−５ｉ：Ｒ）薄膜や低圧ＣｖＤによる
多結晶シリコン薄膜更には非晶質シリコンを熱的に固相
成長させた多結晶シリコン薄膜を得る技術が用いられて
きた。

ａ−５ｉ：）Ｉ薄膜は、２００〜３００℃という低温プ
ロセスによって均一に形成でき、安価なガラス基板上に
大面積で均一なデバイスを構成することが可能である。

このために、３〜１４インチ程度の大きさの液晶テレビ
駆動用の薄膜トランジスタ（ＴＰＴ）マトリックスを形
成でき、フラットパネルデイスプレーや密着読み取りセ
ンサーとして実用化されてきた。しかしながら、ａ−５
ｔ：Ｈ薄膜は、非晶質材料に起因する性能限界を有し、
現状ではその電界効果易動度ｊｌａｆｔは１　（ｃｍ”
　／ｖ−Ｓｅｃ　）程度に止まり、これらの光センサー
や液晶駆動用のＴＦＴ群を駆動したり、処理したりする
ための周辺駆動回路を同一基板上に形成することが不可
能である。このため多数の外付けＬＳＩをワイヤーボン
ディングや他の手法によってハイブリッド形式で結合さ
せる必要があり、コストの面、信頼性の面から周辺駆動
回路の同一基板上へのモノリシックな形成、つまり薄膜
トランジストの高性能化が望まれてきた。

一方、こうした高性能化のために非晶質から多結晶化シ
リコン薄膜を形成する方法として低圧ＣＶＤによる多結
晶シリコン薄膜を得る方法が用いられてきている。この
方法によって最近では、２００〜３００　ｃｍ口大の均
一な多結晶シリコン薄膜も得られるが、その形成プロセ
ス温度は、６００℃以上であり、安価なガラス基板を用
いるいことができず、現状では、石英ガラスを必要とす
る。またそのμ。１．は５〜２Ｃ１（ｃｍ’／Ｖ　−ｓ
ｅｃ　）程度に止まり、周辺駆動回路を構成するために
は充分な性能といえるものでなく、将来の高速、高解”
像、大型化のためには約１ケタ以上の更なる性能向上が
望まれている。

更に、この高性能化を０指した方法として、非晶質シリ
コン薄膜（１０００Å以下）を熱的に（６００℃〜６５
０℃）固相成長させて樹枝状大粒径多結品薄１！（粒径
１〜５μｍ）を得る方法も開発されてきた。このｆｉｌ
膜のμｏｆｆは１００（ｃ１／Ｖ　−５ｅｃ）である、
しかしながらこの方法によると、やはり安価なガラス基
板を用いることができない欠点を残しており、かつ、樹
枝状に入りくんだランダムな大粒径結晶のためにμ。ｆ
ｆやしきい値電圧（Ｖｔｈ　）のバラツキが大きく、周
辺駆動用のＴＰＴとしての性能に充分耐えつるものでは
なかった。

［発明が解決しようとする課題］ 本発明の目的は、安価なガラス基板を用いることができ
る低温プロセス（約５００℃以下〉によって、大面積上
で均一な、かつ高性能の例えば薄膜トランジスタ（ＴＰ
Ｔ　）を形成できる結晶質半導体Ｒ膜の形成方法を１供
するものである。また、本発明の別の目的は、この方法
によって得られる結晶質半導体薄膜を用いた、より簡便
なｓｏｒデバイス（例えばＴＰＴ　）を提供するもので
ある。

［ｎ題を解決するための手段］ 本発明の結晶質半導体薄膜の形成方法は、絶縁性基体上
に結晶質半導体薄膜を形成する方法において、該絶縁性
基板体表面近傍に一定周期のＤＣまたはＡＣ電界を形成
し、かつ、半導体薄膜形成用原料を構成する原子または
分子を該基体表面に供給し、同時にイオン化された原子
を存在せしめて結晶質半導体薄膜を該基体表面上に形成
することによって達成せられる。

また、本発明のＳＯＩデバイスは、絶縁性基体と、該絶
縁性基体上に周期的に配置された導電性層と、該導電性
層に電圧を印加しつつ形成された該結晶質半導体薄膜と
、を有し、かつ、該導電性層がＳｏｌデバイスの電極と
成ることによって達成せられる。

以下に、各構成と要件について具体的に説明する。

本発明に通用しうる半導体としては、Ｓ’ｉ、　Ｇｅ。

５ｉＧｅ、　ＳｉＣ等の＋Ｖ族元素の半導体が好適であ
る。

こうした＋Ｖ族元素の半導体は他のイオン性元素による
結晶配向能が期待できないため、絶縁性基板上で大粒径
で配向性のよい結晶を得ることが、より困難である点か
ら本発明は有効な方法として実施されうる。当然のこと
ながらＩＩ　−Ｖｌ族、ＩＩＩ　−Ｖ族に対してより有
効に適用しつるものである。

ここで達成される結晶質半導体薄膜は、数μｍ以上の粒
径でかつ、粒径バラツキが小さく、配向性の良好な（面
内方位が揃った）数百人〜数μｍ厚の多結晶薄膜である
。この薄膜は、低温成長プロセスのためひずみ等による
面単位や界面から発生する結晶内欠陥は極めて少ない。

用いられる絶縁性基板としては、例えば安価な無アルカ
リ型バリウムホウケイ酸ガラス（＃　７０５９）を始め
種々のガラス基板をあげることができ、５ｉ０２コート
された青板ガラスや白板ガラスも使用可能である。勿論
、石英基板や熱酸化されたＳｔウェハー、スピネル、サ
ファイヤ基板も適用可能である。

結晶質半導体薄膜を形成する装置の例として、第１図に
スパッタ装置を示した。

２周波励起のバイアススパッタ装置による基板の表面ク
リーニング及び結晶質半導体薄膜の堆積について述べる
。第１図＠に示す空間に高周波によりアルゴンプラズマ
を生成し、このアルゴンイオンを、基板にかける高周波
のパワー、周波数、もしくは基板とアース間のインピー
ダンスを制御する。

清浄化された真空ペルジャー１内に結晶質半導体薄膜を
形成する絶縁性基板２が保持される。スパッタ装置は、
一方の電８ｉ（基板電極）３と、スパッタされる半導体
原料ターゲット５を保持する他方の電極４（ターゲット
電極）から成り、基板電極３には、基板２を一定温度に
保つヒーターが内蔵され、ターゲット電極４の裏面には
プラズマを集中させるマグネットを有している。真空ペ
ルジャー１は、オイルフリー高真空ポンプによって排気
され、バックグランド圧力は通常ｉｏ−’〜１０−”　
Ｔｏｒｒまで排気される。スパッタ用ガスとしては、例
えば＾「ガスが配給され、スパッタ中のＡｒガス圧は１
Ｏ−３〜１０−’Ｔｏｒｒとされる。ターゲット電極４
には、１００ＭＨｚのようなより高周波の電源を整合回
路（Ｍ−Ｃ）を介して印加し、低圧スパッタによる気相
２次反応を抑制し、かつ、イオンエネルギーの制御（均
一化）を計る。また、このターゲット電極４側にローパ
スフィルター（ＬＰＦ）を介して、ＤＣ電圧を印加でき
る電源を接続し、プラズマには自己バイアスに重畳させ
てターゲット電極電位を固定し、ターゲットに入射する
Ａｒイオンエネルギーをイオン入射量（高周波パワー量
）と独立に制御する。一方基板電極３はＭ−Ｃを介して
１３．５６Ｍ１ｌＺのような高周波電源に接続され、Ｌ
ＰＦを介してやはりＤＣ電源とも接続されて、絶縁性基
板２の表面上の電位を固定できるようにされている。こ
うすることで絶縁基板２表面とプラズマポテンシャルの
電位差を制御可能となり、基板に入射するイオンのエネ
ルギーを一定の値に制御可能となる。この装置によって
基板表面をクリーニングするためには、ターゲットへの
＾「イオンの入射エネルギーをスパッタされない値に設
定し、基板へのＡ「イオン入射エネルギーを数ｅＶとす
ることで、水分子を中心とする表面吸着物と自然酸化膜
を基板に放射線損傷等を与えることなく除去清浄化する
ことができる。このようにして得られた清浄表面にプラ
ズマによるセルフバイアスもしくは直流電源によるバイ
アス制御によりプラズマポテンシャルとターゲット電位
の差のエネルギーをもつアルゴンイオンを、ターゲット
に照射させ、ターゲツト材のスパッタリング現象を引き
起こさせ、絶縁性基板２側へ半導体薄膜形成川原料原子
または分子を供給する。

このとき、前記のように絶縁性基板２表面の電位が制御
されており、＾「イオンと上記半導体薄膜形成用原料原
子または分子のイオン化されたものが、プラズマポテン
シャルとの電位差の単一化されたエネルギーを有して同
時に供給照射される。

このようじ、同一真空チャバ−内で連続してクリーニン
グと半導体薄膜形成を行えるために、結晶化を阻害し、
欠陥の誘発原因となる不純物の低減を効果的に行え、か
つ表面状態の清浄・−走化を容易に達成しつるために、
良好な半導体結晶を再現性よく、容易に実現できる。

次に、絶縁性基板の表面近傍に、一定周期のＤＣまたは
＾Ｃ電界を形成する一つの方法について述べる。

第２図（ａ）に示されるようにガラス等の絶縁性基板２
上に導電性層６及び７が交互に配置され・る。

第３図は、導電性層６．７かくし歯状に対向している例
を示している斜視図。こうした基板が、第１図のスパッ
タ装置の基板電極上に保持され、かつ電極６または７へ
外部から（図示されていない）独立の電源に接続される
。このための導電層６．７の接続端子６°、７°が形成
されている。

導電性層６．７へは、ＤＣまたは数Ｈ２〜数十ＫＨｚの
ＡＣ電圧を電界強度１０３Ｖ／ｃ＊−１０’　Ｖ／ｃｍ
程度で印加される。導電性層６．７は、Ｍｏ、　Ｔｉ。

Ｃｒ、　Ｗ等の金属層やドープされたポリシリコン層等
によって形成される。この層厚は、数百人〜数手入とさ
れ、通常のホトリソグラフィー法によってバターニング
される。

パターンの形状は、第２図（ａ）及び第３図に示される
ようにストライブ状に限らず、基板表面に一定周期を、
ある領域で形成するように適宜選ばれる。また、この導
電層６．７は、５０１デバイスの電極として利用しつる
ものであり、ＳＯＴデバイスの位置や形状、大きさによ
って決定される、電極の形状によっても決められるもの
である。

通常、導電性層のパターンのライン／スペースは、ｆ　
〜１００　ｐ　ｍ／　１〜１０００μｍの範囲から選ば
れる。第２図（ｂ）には、導電性層６及び７に電圧を与
えたときのある時刻での基板表面近傍での電界を模式的
に示しであるが、一定周期での電界が表面方向に形成さ
れている。また、導電性層６−７間の絶縁性基板表面は
、前述したように、２周波励起法によって一定電圧に制
御されており、表面近傍の電界を変形させたり、変位さ
ぜたりしなＣ）ようにされる。

第４図は、プラズマ空間での基板及び基板へ入射するイ
オンや原子の様子を模式的に示したものである。絶縁性
基板２の表面近傍には前述した電界がＤＣまたはＡＣ的
に形成されている。プラズマ領域で発生したＡｒイオン
や原料原子として例えばＳｔ及びＳｉイオンが、基板面
へ供給される。Ｓｉ原子（ラジカル）は、プラズマ領域
から、拡散あるいは、スパッタリング時の運動エネルギ
ーをもって基板表面へ供給される。一方、ＡｒとＳｉイ
オンは、プラズマ領域のプラズマポテンシャルと前述し
た一定に制御された基板表面電位によって発生したシー
ス部の加速電界（Ｘ方向）によって、基板表面へ入射さ
れる。こうした制御された一定の基板方向（Ｘ方向）へ
のイオンエネルギーをもったイオンが基板表面及び近傍
に形成される表面横方向（ｙ方向〉の電界によって異方
性を有する横方向のイオンエネルギーをｙ方向に付与さ
れる。

第４図中で言えば、各導電性層７の方向へ、イオン（エ
ネルギー）が集中するように運動する。

ここでＸ及びｙ方向の制御されたイオンエネルギーが、
基板に到達したＳｉ原子にエネルギーを与え、２００〜
４００℃の低温の基板上でのサーマルクエンチングを防
止し、結晶化を容易ならしめる。

つまり、Ｓｉ原子の表面モビリティを増加させ、かつ、
Ｓｉ　−Ｓｉ最安定結合状態（単結晶化）への結合遷移
を容易にする。

また、表面上または表面近傍での電界の周期的は、各表
面領域で１方向への異方性を有する一定のポテンシャル
周期を形成しており、成長する半導体結晶の配向性を飛
躍的に向上させ、面内方位をも一致させつる。また、大
粒径（数μｍ）への成長も容易に達成させ得る面内の結
晶均一性も実現しつる。ここで説明した、結晶質半導体
薄膜の形成方法としては、スパッタリング法の他、イオ
ンのエネルギーを制御した形態のプラズマＣＶＤ法、イ
オンプレーティング法等々によって同等に実施しうるも
のである。

ここで説明した結晶質半導体薄膜は、基板上の導電性層
を有し、最終目的のＳＤＩデバイスの形成において有効
にＭ、８ｉとして活用しつる利点を有している。特にＴ
ＰＴ構造のソース・ドレイン電極として有効である。勿
論、ダイオード、抵抗、太陽電池等々のデバイス形成の
電極としても良好に活用しつる利点を有し、特に大面積
デバイスとして平滑なガラス基板上に高歩留りで微細な
パターンを第１工程で形成できる利点として挙げられる
。

し実施例］ （実施例１） 第５図に示すデバイスを以下の様に作成した。

２０ＣＩＩ１口の＃　７０５９ガラス（コーニング社製
）２を洗浄し、スパッタ法によって１０００人厚の人厚
層を全面に形成後、ホトリソパターニングによってくし
歯状のライン／スペース＝５μｍ１５０μｍで第３図に
示す様な１対のパターンを形成した。このガラス基板を
第１図で示された２周波励起バイアススパッタ装置にセ
ットし、３　ｘ　１０−”　Ｔｏｒｒまで排気し基板温
度を３５０℃に保持した。続いて＾「ガスを導入しペル
ジャー内圧を５　Ｘ　ｔｏ−’Ｔｏｒｒにコンダクタン
スバルブにて設定した。ターゲット電極側１００ＭＨｚ
電源に１０１１投入し、ターゲットＤＣ電源は、−２０
ｖに設定した。一方基板側電極の１３．５６Ｍ１（ｚ電
源にｉｏｗ　、　ｏｃ電源は８ｖに設定し基板表面を１
分間クリーニングした。この間ガラス基板上の１対の電
極は、それぞれグランド接地した。続いて、ターゲット
電極側１００　Ｍ）Ｉｚ電源に９０Ｗ投入し、ターゲッ
トＤＣ電源は、−２００Ｖに設定した。

方基板側電極の１３．５６　ＭＨｚの電源にＩＯＷ　、
　ＤＣ電源は５ｖに設定した。ガラス基板上の１対の電
極間には、２５０ｖのＩＫＨｚＡＣ電圧を印加した。タ
ーゲットとしてノンドープ多結晶シリコンを用いて、こ
の条件下で５０分で３０００人のシリコンＩｌ！８がガ
ラス基板上に全面均一に成長した。この成長した半導体
膜を透過型電子顕＠鏡によって観察した所、粒径が２〜
３μｍの多結晶シリコン膜が均一、に並んだ構造を有し
、結晶内、界面近傍の欠陥もほとんど観察されないもの
であった。この多結晶シリコン膜のスペース部５０μｍ
内にチャネル（チャネル長１０μｍ）を有する第５図に
示すＴＰＴを以下の様に作成した。まず、マグネトロン
ＳＰ法により、Ａｒ＋　Ｏ，ガスを用いて全面に基板温
度４００℃で５ｉ０２ゲ一ト絶縁層９．１５００人を形
成し、ソース・ドレイン部を穴あけし、ＰＨ３／　５ｉ
Ｈ４＝　１％の混合ガスを用いてプラズマＣＶＤ法によ
り基板温度３００℃でｎ９ド一プＳｔ層ｌＯを５００　
人形成し、ソース・ドレイン部のみにドープ層を残して
形成した。続いて［：ｒ／　Ａ４電極１１によってソー
ス・ドレイン電極とゲート電極を形成し、２５０℃で３
０分アニールした。

こうして得られたＴＦＴは、ｕ　ａｒｔ　＝　１４０（
ｃｍ’／Ｖ−ｓｅｃ）でそのバラツキは±８％以内であ
った。また、Ｖｔｈ　＝３．５Ｖでそのバラツキは±１
０％以内であり、良好な結果を得た。

（実施例２） 第６図に示すデバイスを以下の様に作成した。

２０ｃｇ＋口の＠７０５９ガラス２を洗浄し、スパッタ
法によって５００人厚０Ｃ「電極１２を全面に形成後、
ＰＨ３／５ｉＦｌａ＝　１％の混合ガスを用いて基板温
度３００℃でプラズマＣＶＤ法によってｎ”ｓｉ層３０
０λ１３を全面に積層し、Ｃｒ／ｎ”ｓｉ層をライン／
スペース＝４μｍ／４μｍで１対のくし歯状に第３図の
様に形成した。

このガラス基板を実施例１と同様に、２周波励起バイア
ススパッタ装置にセットし、排気一基板クリーニング工
程を行った。スパッタ装置の条件も同一とした。ガラス
基板上の１対の電極（Ｃｒ／ｎ”　Ｓｔ層〉間には、５
０ＶのＤＣ電圧を印加した。この条件で１５分で約９０
０人のシリコン膜１４を形成した。透過型電子顕＠ｕｔ
観察により、こんシリコン膜は、粒径がスペース部をま
たぐように４〜６μｍの粒径の多結晶シリコンがスペー
ス部に均一に整然と成長し、ライン部（Ｃｒ／ｎ”　Ｓ
ｉ層）は粒径４００人程０の多結晶層が成長していた。

これと同等の基板上に以下の様にＴＰＴを作成した。

まず、マグネトロンＳＰ法により、Ａｒ＋Ｏ□ガスを用
いて全面に基板温度４００℃で５ｉ０２ゲ一ト絶縁層１
５を１５００人形成後、Ｃｒ／＾℃電極によってゲート
電極１６を形成した。続いて、ガラス基板上のＣｒ／　
ｎ　”　Ｓｉ層の１対を選択してソース・ドレイン電極
として、周囲の全層をエッチアウトし、アイソレーショ
ンを行い、最後に４００℃で３０分間アニールした。

こうして、得られたＴＦＴは、μ＊ｔｔ＝２７０（ｃｍ
’　／　Ｖ　−ｓｅｃ　）で、そのバラツキは±７％以
下であった。また、Ｖｔｈ＝１．８Ｖでそのバラツキは
±６％以下であり、極めて良好な結果を得た。

［発明の効果］ 以上説明したように、本発明の結晶質半導体薄膜の形成
法とそのＳｏｌデバイスは、低温で大粒径の多結晶半壊
法薄膜を大面積にて容易に形成でき、その性能は高温プ
ロセスで得られるそれと同等かそれ以上となしうる。

【図面の簡単な説明】 第１図は本発明を実現する１手法である２周波励起バイ
アススパッタ装置の概念図、第２図は（ａ）基板上の導
電性層のパターン断面図、（ｂ）（ａ）のパターンを用
いて周期的電界パターンを形成している様子を示す説明
図、第３図は第２図（ａ）の側視図、第４図は基板がプ
ラズマ空間におかれてＳｔが析出する機構を説明する概
念図、第５図及び第６図は本発明の実施例に係るデバイ
スの模式的断面図である。 （符号の説明） １・・・真空ペルジャー　２・・・絶縁性基板、３．４
・・・電極、５・・・ターゲット、６．７・・・導電性
層。 第 図（ａ） 第 ４ 図 Ｓｉ” Ａｒ” 第 図 １ 第 図 ２ ３ ４

Claims (7)

【特許請求の範囲】
1. （１）絶縁性基体上に結晶質半導体薄膜を形成する方法
   において、該絶縁性基板体表面近傍に一定周期のＤＣま
   たはＡＣ電界を形成し、かつ、半導体薄膜形成用原料を
   構成する原子または分子を該基体表面に供給し、同時に
   イオン化された原子を存在せしめて結晶質半導体薄膜を
   該基体表面上に形成することを特徴とする結晶質半導体
   薄膜の形成方法。
2. （２）上記基体表面近傍に一定周期のＤＣまたはＡＣの
   電界を形成する方法において、上記絶縁性基体の同一表
   面上に互いに隔離対向する導電性層を形成し、互いに隣
   近する導電性層間に外部から電圧を印加させることによ
   り、前記一定周期のＰＣまたはＡＣ電界を形成すること
   を特徴とする請求項１記載の結晶質半導体薄膜の形成方
   法。
3. （３）上記半導体薄膜が結晶質シリコン薄膜である請求
   項１または２記載の結晶質半導体薄膜の形成方法。
4. （４）上記イオン化された原子がシリコンイオンまたは
   アルゴンイオンである請求項１乃至３記載の結晶質半導
   体薄膜の形成方法。
5. （５）上記イオン化された原子の、基体表面到達時のエ
   ネルギーが制御されることを特徴とする請求項１乃至請
   求項４記載の結晶質半導体薄膜の形成方法。
6. （６）基体がプラズマポテンシャルに対してＤＣ的にバ
   イアスされたスパッタリング法またはプラズマＣＶＤ法
   またはイオンプレーティング法により、上記半導体薄膜
   形成用原料を構成する原子または分子を供給することを
   特徴とする請求項１乃至５記載の結晶質半導体薄膜の形
   成方法。
7. （７）絶縁性基体と、該絶縁性基体上に周期的に配置さ
   れた導電性層と、該導電性層に電圧を印加しつつ形成さ
   れた該結晶質半導体薄膜と、を有し、かつ、該導電性層
   がＳＯＩデバイスの電極と成ることを特徴とするＳＯＩ
   デバイス。