JPH03185951A - ネットワークの断線検出装置 - Google Patents
ネットワークの断線検出装置Info
- Publication number
- JPH03185951A JPH03185951A JP1325042A JP32504289A JPH03185951A JP H03185951 A JPH03185951 A JP H03185951A JP 1325042 A JP1325042 A JP 1325042A JP 32504289 A JP32504289 A JP 32504289A JP H03185951 A JPH03185951 A JP H03185951A
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- disconnection detection
- detection device
- switch
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、主伝送路と、副伝送路を持つ、ループバック
方式のネットワークにおける伝送路の断線検出装置に関
するものである。
方式のネットワークにおける伝送路の断線検出装置に関
するものである。
従来の技術
以下図面を参照しながら、上述した従来のネットワーク
の断線検出装置の一例について説明する。
の断線検出装置の一例について説明する。
第５図は従来の断線検出装置を示すものである。第５図
において、１はネットワークの受信側主伝送路（以後Ｒ
ｘＭ）、２は送信側主伝送路（以後ＴｘＭ）、３は受信
側副伝送路（以後Ｒｘ５）、４は送信側副伝送路（以後
ＴｘＳ）、５はＩ／Ｏ出力ポート、８はＲｘＭｌ、Ｒｘ
５４からの入力元を切り換えるスイッチ、９はＩ／Ｏ入
カポートと前記スイッチ８の制御機能を持つ断線検出手
段である。
において、１はネットワークの受信側主伝送路（以後Ｒ
ｘＭ）、２は送信側主伝送路（以後ＴｘＭ）、３は受信
側副伝送路（以後Ｒｘ５）、４は送信側副伝送路（以後
ＴｘＳ）、５はＩ／Ｏ出力ポート、８はＲｘＭｌ、Ｒｘ
５４からの入力元を切り換えるスイッチ、９はＩ／Ｏ入
カポートと前記スイッチ８の制御機能を持つ断線検出手
段である。
以下のように構成されたネットワークの断線検出装置に
ついて、以下その動作について説明する。
ついて、以下その動作について説明する。
第６図は従来のネットワークの断線検出装置の検出アル
ゴリズムである。
ゴリズムである。
まず、Ｉ／Ｏ主力ポート５からＨｉｇｈｔを出力して、
ＴｘＭ２．ＴｘＳ３をＨｉｇｈｔにする。
ＴｘＭ２．ＴｘＳ３をＨｉｇｈｔにする。
次に断線検出手段９はスイッチ８を切り換えて、ＲｘＭ
ｌ、Ｒｘ５４の信号レベルを検出する。
ｌ、Ｒｘ５４の信号レベルを検出する。
検出した結果、ＲＸＭｌの信号レベルがＬｏｗなら、Ｒ
ｘＭｌの左記に接続されている局が故障しているか、そ
の間の伝送路が断線していると判断する。また、Ｒｘ８
４の信号レベルがＬｏｗなら、Ｒｘ８４の先に接続され
ている局が故障しているか、その間の伝送路が断線して
いると判断する。
ｘＭｌの左記に接続されている局が故障しているか、そ
の間の伝送路が断線していると判断する。また、Ｒｘ８
４の信号レベルがＬｏｗなら、Ｒｘ８４の先に接続され
ている局が故障しているか、その間の伝送路が断線して
いると判断する。
第７図は、正常時の伝送路の信号レベルを示す。
第８図は、断線時の伝送路の信号レベルを示す。
発明が解決しようとする課題
しかしながら上記のような構成では、第３図に示すよう
な、並行して配線される２本の伝送路のうちで片側だけ
が断線している場合に、以下の理由により正しい断線検
出が行えないという問題を有していた。
な、並行して配線される２本の伝送路のうちで片側だけ
が断線している場合に、以下の理由により正しい断線検
出が行えないという問題を有していた。
以下その理由を説明する。第３図において、局１４から
見ると、局１３からはＬｏｗの信号が送られてくるため
、局１３との間の伝送路が断線していることが検出でき
る。
見ると、局１３からはＬｏｗの信号が送られてくるため
、局１３との間の伝送路が断線していることが検出でき
る。
しかし、局１３から見ると、局１４からはＨｉｇｈｔの
信号が送られてくるため、局１４との間の伝送路は正常
と検出されてしまう。
信号が送られてくるため、局１４との間の伝送路は正常
と検出されてしまう。
本発明は上記問題点に鑑み、並行して配線される２本の
伝送路のうちで片側だけが断線している場合にも、正し
い断線検出が行える断線検出装置を提供するものである
。
伝送路のうちで片側だけが断線している場合にも、正し
い断線検出が行える断線検出装置を提供するものである
。
課題を解決するための手段
上記問題点を解決するために本発明は、■／Ｏ出力ポー
トと、送信側副伝送路とＩ／Ｏ出力ポートを接続するス
イッチと、送信側主伝送路４とＩ／Ｏ出力ポートを接続
するスイッチと、主伝送路（受信側）と副伝送路（受信
側）からの入力元を切り換えるスイッチと、Ｉ／Ｏ入カ
ポートと前記３個のスイッチの制御機能を持つ断線検出
手段と、２つの記憶手段とを備えたものである。
トと、送信側副伝送路とＩ／Ｏ出力ポートを接続するス
イッチと、送信側主伝送路４とＩ／Ｏ出力ポートを接続
するスイッチと、主伝送路（受信側）と副伝送路（受信
側）からの入力元を切り換えるスイッチと、Ｉ／Ｏ入カ
ポートと前記３個のスイッチの制御機能を持つ断線検出
手段と、２つの記憶手段とを備えたものである。
作 用
本発明は上記した構成によって、１度断線検出を行い、
異常が検出された側の伝送路には、Ｌｏｗの信号を出力
し再び断線検出を行うことにより、並行して配線される
２本の伝送路のうちで片側だけが断線している場合にも
、その伝送路をはさむ両側の局において断線が検出でき
るようになる。
異常が検出された側の伝送路には、Ｌｏｗの信号を出力
し再び断線検出を行うことにより、並行して配線される
２本の伝送路のうちで片側だけが断線している場合にも
、その伝送路をはさむ両側の局において断線が検出でき
るようになる。
実 施 例
以下本発明の一実施例のネットワークの断線検出装置に
ついて、図面を参照しながら説明する。
ついて、図面を参照しながら説明する。
第１図は本発明の第１の実施例におけるネットワークの
断線検出装置の構成を示すものである。第１図において
１はネットワークの受信側主伝送路（以後ＲｘＭ）、２
は送信側主伝送路（以後ＴｘＭ）、３は受信側副伝送路
（以後ＲＸＳ）、４は送信側副伝送路（以後ＴｘＳ）、
５はＩ／Ｏ出力ポート、６はＴｘＳ３とＩ／Ｏ出力ボー
ト５を接続するスイッチ（以後５ＷＡ） 、７はＴｘＭ
２とＩ／Ｏ出力ポート５を接続するスイッチ（以後５Ｗ
Ｂ）、８はＲｘ Ｍ １とＲｘ５４からの入力元を切り
換えるスイッチ（以後５ＷＣ）、９はＩ／Ｏ入カポート
と前記３つのスイッチの制御機能を持つ断線検出手段、
／ＯはＲｘ Ｍ’ １の信号レベルを格納する記憶手段
Ｍ１１１はＲｘ Ｍ ４の信号レベルを格納する記憶手
段Ｓである。
断線検出装置の構成を示すものである。第１図において
１はネットワークの受信側主伝送路（以後ＲｘＭ）、２
は送信側主伝送路（以後ＴｘＭ）、３は受信側副伝送路
（以後ＲＸＳ）、４は送信側副伝送路（以後ＴｘＳ）、
５はＩ／Ｏ出力ポート、６はＴｘＳ３とＩ／Ｏ出力ボー
ト５を接続するスイッチ（以後５ＷＡ） 、７はＴｘＭ
２とＩ／Ｏ出力ポート５を接続するスイッチ（以後５Ｗ
Ｂ）、８はＲｘ Ｍ １とＲｘ５４からの入力元を切り
換えるスイッチ（以後５ＷＣ）、９はＩ／Ｏ入カポート
と前記３つのスイッチの制御機能を持つ断線検出手段、
／ＯはＲｘ Ｍ’ １の信号レベルを格納する記憶手段
Ｍ１１１はＲｘ Ｍ ４の信号レベルを格納する記憶手
段Ｓである。
以上のように構成されたネットワークの断線検出装置に
ついて以下第１図、第２図、第３図、第４図を用いてそ
の動作を説明する。
ついて以下第１図、第２図、第３図、第４図を用いてそ
の動作を説明する。
第２図は本実施例のネットワークの断線検出装置の検出
アルゴリズムである。
アルゴリズムである。
まず、５ＷＡ６と５ＷＢ７をＯＮにしＩ／Ｏ出力ポート
５からＨｉｇｈｔを出力して、ＴｘＭ２、ＴｘＳ３をＨ
ｉｇｈｔにする。
５からＨｉｇｈｔを出力して、ＴｘＭ２、ＴｘＳ３をＨ
ｉｇｈｔにする。
次に断線検出手段９はｓｗｃｓを切り換えて、ＲｘＭｌ
、Ｒｘ５４の信号レベルを検出する。
、Ｒｘ５４の信号レベルを検出する。
検出した結果、ＲＸＭｌの信号レベルがＬｏｗならを、
Ｏを、Ｈｉｇｈｔなら１を記憶手段Ｍ／Ｏに格納する。
Ｏを、Ｈｉｇｈｔなら１を記憶手段Ｍ／Ｏに格納する。
また、Ｒｘ８４の信号レベルがＬｏｗならＯを、Ｈｉｇ
ｈｔなら１を記憶手段Ｓ１１に格納する。
ｈｔなら１を記憶手段Ｓ１１に格納する。
この後、記憶手段ＭＩＯに格納されている値が０なら５
ＷＡ６をＯＦＦにし、記憶手段Ｓｌｌに格納されている
値が０ならＳＷ７をＯＦＦにする。このステップが第２
図の１２にあたる。
ＷＡ６をＯＦＦにし、記憶手段Ｓｌｌに格納されている
値が０ならＳＷ７をＯＦＦにする。このステップが第２
図の１２にあたる。
そして再び断線検出を行う。ｓｗｃｓを切り換えて、Ｒ
ｘ Ｍ １ 、 Ｒｘ Ｓ ４の信号レベルを検出する
。
ｘ Ｍ １ 、 Ｒｘ Ｓ ４の信号レベルを検出する
。
検出した結果、ＲｘＭｌの信号レベルがＬｏｗ・なら、
ＲｘＭｌの先に接続されている局が故障しているか、そ
の間の伝送路が切断していると判断する。また、Ｒｘ５
４の信号レベルがＬｏｗなら、Ｒｘ８４の先に接続され
ている局が故障しているか、その間の伝送路が断線して
いると判断する。
ＲｘＭｌの先に接続されている局が故障しているか、そ
の間の伝送路が切断していると判断する。また、Ｒｘ５
４の信号レベルがＬｏｗなら、Ｒｘ８４の先に接続され
ている局が故障しているか、その間の伝送路が断線して
いると判断する。
第３図は、最初に５ＷＡ６，５ＷＡ７をＯＮにしたとき
の伝送路の信号レベルを示す。第４図は、最初の検出結
果に基づいて５ＷＡ６．５ＷＢ７を制御したあとの伝送
路の信号レベルを示す。
の伝送路の信号レベルを示す。第４図は、最初の検出結
果に基づいて５ＷＡ６．５ＷＢ７を制御したあとの伝送
路の信号レベルを示す。
以上のように、本実施例によれば、並行して配線される
２本の伝送路のうち片側だけが断線している場合にも、
断線検出を行うことができる。
２本の伝送路のうち片側だけが断線している場合にも、
断線検出を行うことができる。
発明の効果
以上のように本発明によれば、並行して配線される２本
の伝送路のうちで片側だけが断線している場合にも、正
しい断線検出が行える。
の伝送路のうちで片側だけが断線している場合にも、正
しい断線検出が行える。
１・・・・・・ネットワークの受信側主伝送路、２・・
・・・・送信側主伝送路送信側、３・・・・・・受信側
副伝送路、４・・・・・・送信側副伝送路、５・・・・
・・Ｉ／Ｏ出力ポート、６・・・・・・ＴｘＳとＩ／Ｏ
出力ポートを接続するスイッチ（ＳＷＡ） 、７・・・
・・・ＴｘＭとＩ／Ｏ出力ポートを接続するスイッチ（
ＳＷＢ）、８・・・・・・ＲｘＭとＲｘＳからの入力元
を切り換えるスイッチ（ＳＷＣ） 、９・・・・・・断
線検出手段、／Ｏ・・・・・・記憶手段Ｍ１１１・・・
・・・記憶手段５１１２・・・・・・ＳＷＡ。 ＳＷＢ制御ステップ、１３・・・・・・局、１４・・・
・・・局。
・・・・送信側主伝送路送信側、３・・・・・・受信側
副伝送路、４・・・・・・送信側副伝送路、５・・・・
・・Ｉ／Ｏ出力ポート、６・・・・・・ＴｘＳとＩ／Ｏ
出力ポートを接続するスイッチ（ＳＷＡ） 、７・・・
・・・ＴｘＭとＩ／Ｏ出力ポートを接続するスイッチ（
ＳＷＢ）、８・・・・・・ＲｘＭとＲｘＳからの入力元
を切り換えるスイッチ（ＳＷＣ） 、９・・・・・・断
線検出手段、／Ｏ・・・・・・記憶手段Ｍ１１１・・・
・・・記憶手段５１１２・・・・・・ＳＷＡ。 ＳＷＢ制御ステップ、１３・・・・・・局、１４・・・
・・・局。
Claims (1)
- ネットワークの受信側主伝送路と、送信側主伝送路と、
受信側副伝送路と、送信側副伝送路と、Ｉ／Ｏ出力ポー
トと、送信側副伝送路とＩ／Ｏ出力ポートを接続するス
イッチと、送信側主伝送路とＩ／Ｏ出力ポートを接続す
るスイッチと、受信側主伝送路と受信側副伝送路からの
入力元を切り換えるスイッチと、Ｉ／Ｏ入力ポートと前
記３個のスイッチの制御機能を持つ断線検出手段と、２
つの記憶手段とを備えたことを特徴とするネットワーク
の断線検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1325042A JPH03185951A (ja) | 1989-12-14 | 1989-12-14 | ネットワークの断線検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1325042A JPH03185951A (ja) | 1989-12-14 | 1989-12-14 | ネットワークの断線検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03185951A true JPH03185951A (ja) | 1991-08-13 |
Family
ID=18172503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1325042A Pending JPH03185951A (ja) | 1989-12-14 | 1989-12-14 | ネットワークの断線検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03185951A (ja) |
-
1989
- 1989-12-14 JP JP1325042A patent/JPH03185951A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000040040A (ja) | データ通信装置及びプログラムを記憶した記憶媒体 | |
| JP2009130535A (ja) | 異常信号伝播防止装置 | |
| JPH04286239A (ja) | 通信装置 | |
| JPH02149040A (ja) | データ伝送方式 | |
| US20020018466A1 (en) | Communication parts comprising operating system and waiting system therein | |
| JP3471914B2 (ja) | 光ケーブル給電システムの系切替装置 | |
| JPH02122730A (ja) | 信号ライン終端方式 | |
| KR970009673B1 (ko) | 데이타 재생중계기 | |
| JPH05183542A (ja) | 伝送路選択装置 | |
| KR200214405Y1 (ko) | 중계시스템의 입력신호 바이패스 장치 | |
| JP3232354B2 (ja) | 中継線装置 | |
| US7515554B2 (en) | Half-duplex communication control method | |
| KR100202991B1 (ko) | 전전자 교환기의 타임 슬롯 스위치와 디바이스간 정합 장치의 이중화 회로 | |
| JPH04145738A (ja) | 切替信号伝送方式 | |
| JPS6074841A (ja) | 直列信号伝送系の解列装置 | |
| JP2901406B2 (ja) | 誤実装保護装置 | |
| JPH0454041A (ja) | 平衡伝送レシーバ回路 | |
| JPS58124352A (ja) | バスケ−ブルのコネクタ脱落検出回路 | |
| JPS61198823A (ja) | 入力信号線の未接続検出方式 | |
| KR20030056108A (ko) | 전송 경로 이중화 통신 시스템 및 그 제어방법 | |
| JPH05167600A (ja) | 信号切換装置 | |
| JPH05235803A (ja) | 伝送路終端回路 | |
| JPH05227257A (ja) | 伝送路折り返し試験制御方式 | |
| JPH0697942A (ja) | データ伝送装置 | |
| JPH07240759A (ja) | 伝送システム |