JPH03186770A - Ｍｏｓ型電力用トランジスタの電流検出回路 - Google Patents
Ｍｏｓ型電力用トランジスタの電流検出回路Info
- Publication number
- JPH03186770A JPH03186770A JP2330991A JP33099190A JPH03186770A JP H03186770 A JPH03186770 A JP H03186770A JP 2330991 A JP2330991 A JP 2330991A JP 33099190 A JP33099190 A JP 33099190A JP H03186770 A JPH03186770 A JP H03186770A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- detection
- detection circuit
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims description 48
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 241000282994 Cervidae Species 0.000 description 1
- 230000008033 biological extinction Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 102220010919 rs397507454 Human genes 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Measurement Of Current Or Voltage (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Amplifiers (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は、ＭＯＳ型電力用トランジスタの電流検出回路
に関する。
に関する。
上記種類の電力用装置においては、例えば過負荷又は短
絡の発生時に、装置自体の破壊を防ぐため、出力電流を
制御することが必要である。
絡の発生時に、装置自体の破壊を防ぐため、出力電流を
制御することが必要である。
また、例えば出力負荷の接続が断たれたため、出力電流
がプリセットされた最低値より低くなった場合診断信号
が得られるようにすること或いは出力電流がプリセット
された最高値よりも高くなった場合診断信号が得られる
ようにすることも必要である。
がプリセットされた最低値より低くなった場合診断信号
が得られるようにすること或いは出力電流がプリセット
された最高値よりも高くなった場合診断信号が得られる
ようにすることも必要である。
従来技術に基づき、ＭＯＳ型電力用トランジスタの出力
電流の制御を、「電流検出」技術により、電力装置に流
れる電力の散逸を最小にし、また電圧降下を最低にする
技術が開発されている。
電流の制御を、「電流検出」技術により、電力装置に流
れる電力の散逸を最小にし、また電圧降下を最低にする
技術が開発されている。
電力用装置がｎ個のセルから成る場合、個々のセルの電
流は総電流の１ ／ ｎである。「電流検出」技術によ
れば、この１ ／ ｎの電流を利用してＭＯＳ型電力用
装置に流れる電流の制御を行い得る。
流は総電流の１ ／ ｎである。「電流検出」技術によ
れば、この１ ／ ｎの電流を利用してＭＯＳ型電力用
装置に流れる電流の制御を行い得る。
「電流検出」技術に従う、電力用装置に流れる電流を制
限するための公知回路例によれば、ドレーン及びゲート
が共に電力用トランジスタに接続され検出トランジスタ
であって、そこに流れる電流が電力用トランジスタに流
れる電流の一部分に等しいという特性を有する検出トラ
ンジスタを利用し、またこの検出トランジスタに流れる
電流により、その入力端に設定される電圧に関し作動す
る制御回路を利用している。
限するための公知回路例によれば、ドレーン及びゲート
が共に電力用トランジスタに接続され検出トランジスタ
であって、そこに流れる電流が電力用トランジスタに流
れる電流の一部分に等しいという特性を有する検出トラ
ンジスタを利用し、またこの検出トランジスタに流れる
電流により、その入力端に設定される電圧に関し作動す
る制御回路を利用している。
この公知技術における制御回路は、入力端が相互に接続
された１対のコンパレータと、それらに接続された一連
の抵抗及び電圧発生器を備えている。電流が電力用トラ
ンジスタ、従ってまた検出トランジスタに流れる電流が
増大すると、抵抗を通しての電圧が上昇し、やがて電圧
発生器の電圧と等しくなる。すると、制御回路が作動し
、電圧用トランジスタと検出トランジスタに共通のゲー
トを制御し、これによりそれらトランジスタに流れる電
流を制限するようになっている。
された１対のコンパレータと、それらに接続された一連
の抵抗及び電圧発生器を備えている。電流が電力用トラ
ンジスタ、従ってまた検出トランジスタに流れる電流が
増大すると、抵抗を通しての電圧が上昇し、やがて電圧
発生器の電圧と等しくなる。すると、制御回路が作動し
、電圧用トランジスタと検出トランジスタに共通のゲー
トを制御し、これによりそれらトランジスタに流れる電
流を制限するようになっている。
この回路例は電力用トランジスタを通じて流れる電流が
プリセットされたしきい値より減少した場合、また特に
負荷の接続が断たれた場合に信号を発生する構成とする
場合にも利用し得る。
プリセットされたしきい値より減少した場合、また特に
負荷の接続が断たれた場合に信号を発生する構成とする
場合にも利用し得る。
この場合、人力の一方が一定のしきい値に保たれ、その
他方が電力用トランジスタを通じて流れる電流に比例す
る電圧を受けるようにしたコンパレータの出力により信
号が発生されるようになっている。
他方が電力用トランジスタを通じて流れる電流に比例す
る電圧を受けるようにしたコンパレータの出力により信
号が発生されるようになっている。
しかし、この公知例には不都合な点があり、例えば部品
点数が多いこと、構成が複雑であること、また正確さが
比較的に低く、その程度の制御が容易になし得ないこと
等の問題があった。
点数が多いこと、構成が複雑であること、また正確さが
比較的に低く、その程度の制御が容易になし得ないこと
等の問題があった。
本発明の目的は、必要部品点数が比較的にわずかで、作
動が高度に正確で、回路外のパラメータの変動に容易に
は影響されないＭＯＳ型電力トランジスタの電流検出回
路を完成提供することである。
動が高度に正確で、回路外のパラメータの変動に容易に
は影響されないＭＯＳ型電力トランジスタの電流検出回
路を完成提供することである。
Ｃ発明の構成概要及び作用効果〕
本発明により、上記目的は、ドレーン及びゲートが共に
電力用トランジスタに接続されていて、これに通じる電
流が電力用トランジスタに通じる電流の一部分に等しい
特性を有する検出トランジスタを備えた、ＭＯ５型電力
用トランジスタの電流検出回路であって、検出トランジ
スタに通じる電流の一部分に等しい第１の電流とプリセ
ット値を有する参照電流である第２の電流とを比較し、
第１の電流と第２の電流との差に関する電力用トランジ
スタの電流の値の検出信号を発生する比較手段と、電力
用トランジスタと検出トランジスタのゲートとソース間
の電圧を確実に等しくする値の更に他の参照電流を発生
する手段を設けたことを特徴とする検出回路を提供する
ことにより、達成される。
電力用トランジスタに接続されていて、これに通じる電
流が電力用トランジスタに通じる電流の一部分に等しい
特性を有する検出トランジスタを備えた、ＭＯ５型電力
用トランジスタの電流検出回路であって、検出トランジ
スタに通じる電流の一部分に等しい第１の電流とプリセ
ット値を有する参照電流である第２の電流とを比較し、
第１の電流と第２の電流との差に関する電力用トランジ
スタの電流の値の検出信号を発生する比較手段と、電力
用トランジスタと検出トランジスタのゲートとソース間
の電圧を確実に等しくする値の更に他の参照電流を発生
する手段を設けたことを特徴とする検出回路を提供する
ことにより、達成される。
上記のように、電圧の比較に変え電流の比較を行う構成
とすることにより、必要部品点数を少なくするもとが出
来、またこれと共に回路の複雑さも減少させ得る。これ
と同時に作動の正確さに影響するのは、装置内部にプロ
グラム化可能な参照信号を発生するのに設けられる装置
（デバイス）の、温度を含めた正確さのみとすることが
出来るので、高度な正確さを達威し得る。
とすることにより、必要部品点数を少なくするもとが出
来、またこれと共に回路の複雑さも減少させ得る。これ
と同時に作動の正確さに影響するのは、装置内部にプロ
グラム化可能な参照信号を発生するのに設けられる装置
（デバイス）の、温度を含めた正確さのみとすることが
出来るので、高度な正確さを達威し得る。
更に他の効果として、この制御回路は電力用トランジス
タを通じて流れる電流の制御に用い得ると共に、電力用
トランジスタを通じて流れる電流が最大しきい値を超え
た時或いはプリセットされた最小しきい値より低下した
時を診断する機能を有する信号発生回路としてのみ利用
することもまた可能である。
タを通じて流れる電流の制御に用い得ると共に、電力用
トランジスタを通じて流れる電流が最大しきい値を超え
た時或いはプリセットされた最小しきい値より低下した
時を診断する機能を有する信号発生回路としてのみ利用
することもまた可能である。
本発明の上記及び上記以外の構成特徴は、本発明の範囲
を限定するものではない意味で添付図面に示した実施例
につき以下に行う記載より明らかとなるであろう。
を限定するものではない意味で添付図面に示した実施例
につき以下に行う記載より明らかとなるであろう。
第１図を参照すると、そこに図示された制御回路は、Ｍ
Ｏ３型電力用トランジスタＴＩを有するが、そのドレー
ンは電源νａに接続されており、ゲートは駆動装置（デ
バイス）ＰＩに、またソースは回路ノードＳで負荷りに
それぞれ接続されている。
Ｏ３型電力用トランジスタＴＩを有するが、そのドレー
ンは電源νａに接続されており、ゲートは駆動装置（デ
バイス）ＰＩに、またソースは回路ノードＳで負荷りに
それぞれ接続されている。
電力用トランジスタＴｌに組合わせてＭＯＳ型の検出ト
ランジスタＴ２が設けられているが、これは、それを通
じて流れる電流が電力用トランジスタＴｌを通じて流れ
る電流の一部分（フラクション）に等しいという特性を
有するものである。
ランジスタＴ２が設けられているが、これは、それを通
じて流れる電流が電力用トランジスタＴｌを通じて流れ
る電流の一部分（フラクション）に等しいという特性を
有するものである。
検出トランジスタＴ２のドレーンは電源Ｖａに接続され
ており、ゲートは電力用トランジスタＴＩのゲートに従
ってまた駆動装置Ｐ１に接続されていて、更にソースは
、ヘースが相互に接続され電流ミラーとして構成された
１対のＰＮＰ型の複極トランジスタＴ３及びＴ４のエミ
ッタに接続されている。トランジスタＴ４のコレクタは
、そのベースとＰＮＰ型の複極トランジスタＴ５のベー
スとに接続されている。トランジスタＴ５のエミッタは
回路ノードＳに接続され、またコレクタはトランジスタ
Ｔ５のベースに接続されると共に電流発生器Ｇ２を介し
接地されている。トランジスタＴ３のコレクタは、一方
で電流発生器Ｇｌを介し接地されると共に、他方でＮＰ
Ｎ型の複極制御トランジスタＴ６のベースに接続されて
いる。このトランジスタＴ６のエミッタは接地されてお
り、そのコレクタは駆動装置Ｐ１に接続されていてその
制御を行うようになっている。
ており、ゲートは電力用トランジスタＴＩのゲートに従
ってまた駆動装置Ｐ１に接続されていて、更にソースは
、ヘースが相互に接続され電流ミラーとして構成された
１対のＰＮＰ型の複極トランジスタＴ３及びＴ４のエミ
ッタに接続されている。トランジスタＴ４のコレクタは
、そのベースとＰＮＰ型の複極トランジスタＴ５のベー
スとに接続されている。トランジスタＴ５のエミッタは
回路ノードＳに接続され、またコレクタはトランジスタ
Ｔ５のベースに接続されると共に電流発生器Ｇ２を介し
接地されている。トランジスタＴ３のコレクタは、一方
で電流発生器Ｇｌを介し接地されると共に、他方でＮＰ
Ｎ型の複極制御トランジスタＴ６のベースに接続されて
いる。このトランジスタＴ６のエミッタは接地されてお
り、そのコレクタは駆動装置Ｐ１に接続されていてその
制御を行うようになっている。
第１図に図示の回路に関し、検出トランジスタＴ２を通
じて流れる電流１２を電力用トランジスタＴＩを通じ流
れる電流Ｉｆの１／１０００と仮定する。
じて流れる電流１２を電力用トランジスタＴＩを通じ流
れる電流Ｉｆの１／１０００と仮定する。
また、トランジスタＴ３はトランジスタＴ４と同一と仮
定する。
定する。
上記の条件下で、電流１２はトランジスタＴ３及びＴ４
に均等部分１３及び■４に分割され、したがって１３＝
１４＝ １２／２である。
に均等部分１３及び■４に分割され、したがって１３＝
１４＝ １２／２である。
電流ＩＩと最大値１１ｍａｘに設定すると仮定すると、
上記関係式に基づき、電力用トランジスタＴ１を通じ流
れる電流がその最大値となる時、■３＝ ｒ１ｍａｘ／
２０００となる。
上記関係式に基づき、電力用トランジスタＴ１を通じ流
れる電流がその最大値となる時、■３＝ ｒ１ｍａｘ／
２０００となる。
もし、電流発生器Ｇ１の電流Ｉｇｌが１３＝ Ｉ１ｍａ
ｘ／２０００と等しい値に設定されると、電流■３が電
流発生器Ｇ１の電流より小となると、トランジスタＴ６
はオフとなる。電流１３が電流発生器Ｇ１の電流を超え
て上昇すると、トランジスタＴ６は付勢され、これによ
り駆動装置ＰＩが作動して電力用トランジスタＴＩの電
流をＩｌｍａｘの値とするよう電力用トランジスタＴ１
及び検出トランジスタＴ２のゲートを制御する。
ｘ／２０００と等しい値に設定されると、電流■３が電
流発生器Ｇ１の電流より小となると、トランジスタＴ６
はオフとなる。電流１３が電流発生器Ｇ１の電流を超え
て上昇すると、トランジスタＴ６は付勢され、これによ
り駆動装置ＰＩが作動して電力用トランジスタＴＩの電
流をＩｌｍａｘの値とするよう電力用トランジスタＴ１
及び検出トランジスタＴ２のゲートを制御する。
電流発生器Ｇ２の電流Ｉｇ２は、エミッタ域がトランジ
スタＴ４のそれと同一のトランジスタＴ５に、トランジ
スタＴ４に流れるものと同量の電流が流れ、それにより
トランジスタＴ５とＴ４のムースエミッタ間電圧が相等
しくなり、即ちＶｂｅ （Ｔ５）＝ Ｖｂｅ （Ｔ４）
となり、また従って電力用トランジスタＴ１と検出ト
ランジスタＴ２のゲート−ソース間電圧も相等しくなり
、即ちＶｇｓ （Ｔ１） ＝ Ｖｇｓ （Ｔ２）となり
、電力用トランジスタＴＩ及び検出用トランジスタＴ２
を通じ流れる電流間の比が最高度に正確となるように設
定する。
スタＴ４のそれと同一のトランジスタＴ５に、トランジ
スタＴ４に流れるものと同量の電流が流れ、それにより
トランジスタＴ５とＴ４のムースエミッタ間電圧が相等
しくなり、即ちＶｂｅ （Ｔ５）＝ Ｖｂｅ （Ｔ４）
となり、また従って電力用トランジスタＴ１と検出ト
ランジスタＴ２のゲート−ソース間電圧も相等しくなり
、即ちＶｇｓ （Ｔ１） ＝ Ｖｇｓ （Ｔ２）となり
、電力用トランジスタＴＩ及び検出用トランジスタＴ２
を通じ流れる電流間の比が最高度に正確となるように設
定する。
第２図を参照すると、そこには第１図に図示の回路の代
替実施例回路が示されているが、この回路は、ドレーン
が電源Ｖｄに接続され、ソースが回路ノードＳで負荷り
に接続されまたゲートが駆動装置Ｐ１に接続された電力
用トランジスタＴＩを有している。このトランジスタＴ
Ｉに組合わせて、検出トランジスタＴ２が設けられてい
るが、そのドレーンは電源Ｖｄに接続されている一方、
ゲートは駆動装置ＰＬに、またソースは、ダイオードＤ
３を介しＮＰＮ型の複極トランジスタＴ９のコレクタに
接続され、またこのトランジスタのベースにも接続され
ている。トランジスタＴ９のエミッタは回路ノードＡに
接続されている。
替実施例回路が示されているが、この回路は、ドレーン
が電源Ｖｄに接続され、ソースが回路ノードＳで負荷り
に接続されまたゲートが駆動装置Ｐ１に接続された電力
用トランジスタＴＩを有している。このトランジスタＴ
Ｉに組合わせて、検出トランジスタＴ２が設けられてい
るが、そのドレーンは電源Ｖｄに接続されている一方、
ゲートは駆動装置ＰＬに、またソースは、ダイオードＤ
３を介しＮＰＮ型の複極トランジスタＴ９のコレクタに
接続され、またこのトランジスタのベースにも接続され
ている。トランジスタＴ９のエミッタは回路ノードＡに
接続されている。
この回路ノードＡと回路ノードＳの間には一連のダイオ
ードＤ２及びＤＩが配されている。トランジスタＴ９の
ベースには、ＮＰＮ型の複極トランジスタＴ１０のベー
スが接続されている。トランジスタＴ１０のエミッタは
一方で回路ノードＡに接続されると共に他方で電流発生
器Ｇ２を介し接地されている。トランジスタ１０のコレ
クタは、ＰＮＰ型の複極トランジスタＴ１１のコレクタ
に接続されると共にそのベースにも接続されている。
ードＤ２及びＤＩが配されている。トランジスタＴ９の
ベースには、ＮＰＮ型の複極トランジスタＴ１０のベー
スが接続されている。トランジスタＴ１０のエミッタは
一方で回路ノードＡに接続されると共に他方で電流発生
器Ｇ２を介し接地されている。トランジスタ１０のコレ
クタは、ＰＮＰ型の複極トランジスタＴ１１のコレクタ
に接続されると共にそのベースにも接続されている。
また、トランジスタＴ１１のエミッタは電源Ｖｄに接続
されている。トランジスタＴ１１のベースは、ＰＮＰ型
の複極トランジスタＴ１２のベースに接続されており、
このトランジスタＴ１２のエミッタは電源Ｖｄに接続さ
れる一方、そのコレクタは一方で電流発生器Ｇ１を介し
接地されると共に他方でＮＰＮ型の複極トランジスタＴ
１３のベースにも接続されている。このトランジスタＴ
１３のコレクタは駆動装置ＰＬに、それを制御するよう
接続され、そのエミッタは接地されている。
されている。トランジスタＴ１１のベースは、ＰＮＰ型
の複極トランジスタＴ１２のベースに接続されており、
このトランジスタＴ１２のエミッタは電源Ｖｄに接続さ
れる一方、そのコレクタは一方で電流発生器Ｇ１を介し
接地されると共に他方でＮＰＮ型の複極トランジスタＴ
１３のベースにも接続されている。このトランジスタＴ
１３のコレクタは駆動装置ＰＬに、それを制御するよう
接続され、そのエミッタは接地されている。
第１図に示した回路の作動に関し記載したところと同様
に、電力用トランジスタＴ１に電流１１が流れると、検
出トランジスタＴ２には電流ｌ２＝１１／ｎが流れる（
ｎは電力用トランジスタＴ１と検出トランジスタＴ２の
セル数間の比である）。
に、電力用トランジスタＴ１に電流１１が流れると、検
出トランジスタＴ２には電流ｌ２＝１１／ｎが流れる（
ｎは電力用トランジスタＴ１と検出トランジスタＴ２の
セル数間の比である）。
トランジスタＴ９、Ｔｌ０１Ｔ１１及びＴ１２のエミッ
タ域がそれぞれＡ９、Ａｌ０１Ａ１１及びＡ１２である
ならば、１２＝ｒｌ／ｎ、 １１０＝１２Ｘ（Ａ１０
／Ａ９）、 ■１１＝１１０．１１２＝ （Ａ１２／Ａ
１１） Ｘ １１１ ＝ （Ａ１２／Ａ１１） Ｘ （
Ａ１０／Ａ９） Ｘ （Ｉｆ／２）となり、従って通常
消滅（クエンチ）状態のトランジスタＴ１３が通電状態
となり、電流■２が電流発生器Ｇｌの電流ＩＧＩを超え
るか又はそれと等しい時、即ち電流■１に関しては（Ａ
１２／Ａ１１） Ｘ （Ａ１０／Ａ９） Ｘ （１１／
ｎ）が電流１ｇｌを超えるか又はそれと等しい時、従っ
てまた電流ＩＩがｎ×ＩｇｌＸ（八１１／Ａ１２） Ｘ
（Ａ９／Ａｌ０）を超えるか又はそれと等しい時に、
電力用トランジスタＴ１及び検出トランジスタＴ２を抑
止状態とさせる。もし、Ａ１２＝Ａ１１、Ａ９＝１０Ｘ
Ａ１０、ｎ＝１０００及びＩｇｌ＝１ｍＡであるならば
、電流１１の値はおおよそ１０Ａに等しくなる。
タ域がそれぞれＡ９、Ａｌ０１Ａ１１及びＡ１２である
ならば、１２＝ｒｌ／ｎ、 １１０＝１２Ｘ（Ａ１０
／Ａ９）、 ■１１＝１１０．１１２＝ （Ａ１２／Ａ
１１） Ｘ １１１ ＝ （Ａ１２／Ａ１１） Ｘ （
Ａ１０／Ａ９） Ｘ （Ｉｆ／２）となり、従って通常
消滅（クエンチ）状態のトランジスタＴ１３が通電状態
となり、電流■２が電流発生器Ｇｌの電流ＩＧＩを超え
るか又はそれと等しい時、即ち電流■１に関しては（Ａ
１２／Ａ１１） Ｘ （Ａ１０／Ａ９） Ｘ （１１／
ｎ）が電流１ｇｌを超えるか又はそれと等しい時、従っ
てまた電流ＩＩがｎ×ＩｇｌＸ（八１１／Ａ１２） Ｘ
（Ａ９／Ａｌ０）を超えるか又はそれと等しい時に、
電力用トランジスタＴ１及び検出トランジスタＴ２を抑
止状態とさせる。もし、Ａ１２＝Ａ１１、Ａ９＝１０Ｘ
Ａ１０、ｎ＝１０００及びＩｇｌ＝１ｍＡであるならば
、電流１１の値はおおよそ１０Ａに等しくなる。
第１図に示された回路との対比において、第２図の回路
は、トランジスタＴ９及びＴ１０にＰＮＰ型に変えてＮ
ＰＮ型を利用している。これにより、出力電流を等しい
ものとしながら、検出トランジスタＴ２のセル数に対す
る電力用トランジスタＴ１のそれの比を小さくすること
が出来、従って、ＰＮＰ型トランジスタに比較し、それ
らと同一サイズのＮＰＮ ）ランジスタの方が一層大き
な電流出力を有することから、電力用トランジスタＴ１
の電流と検出トランジスタＴ２の電流の間の比の正確さ
を高めることが可能となる。
は、トランジスタＴ９及びＴ１０にＰＮＰ型に変えてＮ
ＰＮ型を利用している。これにより、出力電流を等しい
ものとしながら、検出トランジスタＴ２のセル数に対す
る電力用トランジスタＴ１のそれの比を小さくすること
が出来、従って、ＰＮＰ型トランジスタに比較し、それ
らと同一サイズのＮＰＮ ）ランジスタの方が一層大き
な電流出力を有することから、電力用トランジスタＴ１
の電流と検出トランジスタＴ２の電流の間の比の正確さ
を高めることが可能となる。
ダイオードＤ１及びＤ２が（電力用トランジスタＴ１の
ソースに関し）回路ノードＡにおける２ Ｖｂｅに等し
い電圧降下を得るために用いられている。
ソースに関し）回路ノードＡにおける２ Ｖｂｅに等し
い電圧降下を得るために用いられている。
この電圧降下はダイオードＤ３を通じての電圧によりま
たトランジスタ９の（コレクターエＱ ’７タ間電圧）
Ｖｃｅにより回復される。
たトランジスタ９の（コレクターエＱ ’７タ間電圧）
Ｖｃｅにより回復される。
このようにして、電力用トランジスタＴ１と検出トラン
ジスタＴ２の電位はほぼ相等しいものとなる。これらの
トランジスタはゲートを共通としているので、それらの
電圧Ｖｇｓは同一であり、従って１次の電流■１と検出
トランジスタＴ２の電流の間の比の正確さが増大される
。
ジスタＴ２の電位はほぼ相等しいものとなる。これらの
トランジスタはゲートを共通としているので、それらの
電圧Ｖｇｓは同一であり、従って１次の電流■１と検出
トランジスタＴ２の電流の間の比の正確さが増大される
。
第３図には、プリセットされた最小しきい値よりも低い
電流の値を検出する、特に負荷の接続が断たれた状態を
検出する診断機能につき利用される点を除き、他の全て
の点で第１図の回路に類似する回路を示す。本例の回路
は、更に他のトランジスタＴ２０が設けられている点で
第１図の回路と異なる。このトランジスタＴ２０のベー
スは、トランジスタＴ６のコレクタに接続されており、
他方のそのエミッタは接地されていて、更に両トランジ
スタＴ６及びＴ２Ｏのコレクタは、それぞれの抵抗Ｒ６
及びＲ２０を介して電源Ｖｄに接続されている。
電流の値を検出する、特に負荷の接続が断たれた状態を
検出する診断機能につき利用される点を除き、他の全て
の点で第１図の回路に類似する回路を示す。本例の回路
は、更に他のトランジスタＴ２０が設けられている点で
第１図の回路と異なる。このトランジスタＴ２０のベー
スは、トランジスタＴ６のコレクタに接続されており、
他方のそのエミッタは接地されていて、更に両トランジ
スタＴ６及びＴ２Ｏのコレクタは、それぞれの抵抗Ｒ６
及びＲ２０を介して電源Ｖｄに接続されている。
この装置（検出回路）の作動は以下の通りである。電流
Ｉｇｌを検出すべき最低又は最小しきい値に相当する適
宜の低い値に設定すると、例えば負荷りの接続が断たれ
たため、電力用トランジスタの電流１１が上記の最低又
は最小しきい値より低く又は小さくなると、それに応じ
て電流１３が電流１ｇｌを超えて落ち、この結果トラン
ジスタＴ６が消滅（クエンチ）され、またその結果トラ
ンジスタＴ２０に通電が行われ、そのコレクタの出力部
Ｕに所望の診断信号が現れる。
Ｉｇｌを検出すべき最低又は最小しきい値に相当する適
宜の低い値に設定すると、例えば負荷りの接続が断たれ
たため、電力用トランジスタの電流１１が上記の最低又
は最小しきい値より低く又は小さくなると、それに応じ
て電流１３が電流１ｇｌを超えて落ち、この結果トラン
ジスタＴ６が消滅（クエンチ）され、またその結果トラ
ンジスタＴ２０に通電が行われ、そのコレクタの出力部
Ｕに所望の診断信号が現れる。
第４図に示された回路は、第２図に示されたそれに類似
するものであるが、第３図に示された回路のものに類似
の診断機能につき利用されるものである。第２図の回路
と異なる点は、更に他のトランジスタＴ２１が設けられ
ていることにある。このトランジスタＴ２１のベースは
、エミッタが接地されたトランジスタＴ１３のコレクタ
に接続されている。更に、両トランジスタＴ１３及びＴ
２Ｏのコレクタは、それぞれの抵抗Ｒ１３及びＲ２１を
介し、電源Ｖｄに接続されている。
するものであるが、第３図に示された回路のものに類似
の診断機能につき利用されるものである。第２図の回路
と異なる点は、更に他のトランジスタＴ２１が設けられ
ていることにある。このトランジスタＴ２１のベースは
、エミッタが接地されたトランジスタＴ１３のコレクタ
に接続されている。更に、両トランジスタＴ１３及びＴ
２Ｏのコレクタは、それぞれの抵抗Ｒ１３及びＲ２１を
介し、電源Ｖｄに接続されている。
第３図の回路につき先に記述したところと同様に、電流
１ｇｌを所望の最低しきい値１１２に相当する低い値に
設定する。すると、電流■ｌがそのしきい値１１２より
小に落ちると、電流１ｇｌが下がり、トランジスタＴ１
３が消滅（クエンチ）された状態となり、トランジスタ
Ｔ２１に通電が行われ、その出力部Ｕに診断信号が現れ
るようになっている。
１ｇｌを所望の最低しきい値１１２に相当する低い値に
設定する。すると、電流■ｌがそのしきい値１１２より
小に落ちると、電流１ｇｌが下がり、トランジスタＴ１
３が消滅（クエンチ）された状態となり、トランジスタ
Ｔ２１に通電が行われ、その出力部Ｕに診断信号が現れ
るようになっている。
次に第５図を参照すると、そこには第２図及び第４図に
示される回路に類似する回路が示されているが、本例（
第５図）における回路はトランジスタＴ１３及び電流発
生器Ｇ１を欠く代わりにトランジスタＴ１２のコレクタ
に抵抗Ｒが設けられている。
示される回路に類似する回路が示されているが、本例（
第５図）における回路はトランジスタＴ１３及び電流発
生器Ｇ１を欠く代わりにトランジスタＴ１２のコレクタ
に抵抗Ｒが設けられている。
この回路は、トランジスタＴ１２に接続された出力部Ｕ
に電流Ｉｔに比例する信号を測定し、それを用いて抵抗
Ｒを通しての電圧降下を介し電力用トランジスタＴ１の
点弧時間及び消滅時間の制御を行うようになっている。
に電流Ｉｔに比例する信号を測定し、それを用いて抵抗
Ｒを通しての電圧降下を介し電力用トランジスタＴ１の
点弧時間及び消滅時間の制御を行うようになっている。
第１図及び第２図は、１方がＰＮＰ型他方がＮＰＮ型ト
ランジスタを備えた制御機能につき利用される検出回路
の２つの実施例を示す回路図である。第３図及び第４図
は、第３図の場合にはＰＮＰ型トランジスタをまた第４
図の場合にはＮＰＮ型トランジスタを備えた、診断機能
につき利用される検出回路の２実施例を示す回路図であ
る。 第５図は、電力用トランジスタの点弧時間と消滅時間の
比を制御するために利用し得る検出回路の実施例を示す
回路図である。 Ｔ１・・・電力用トランジスタ、１２・・・検出トラン
ジスタ、１３． １４． Ｉ５． Ｉ９． Ｔ１０，Ｔ
１１、 Ｔ１２・・・（第２、第３．第４．第５．第６
．第７．第８の）トランジスタ、Ｉ６． Ｔ１３・・・
比較手段又は（第１の）トランジスタ、１２０． １２
１・・・（第９の）トランジスタ、Ｉｌ、 １２・・・
電流、１３・・・（第１の）電流、１４・・・（第２の
）電流、Ｉｇｌ・・・（第２の）電流、Ｉｇ２・・・参
照電流、Ｇ１・・・電流発生器、Ｇ２・・・参照電流を
発生する手段又は電流発生器、ＤＩ、 Ｄ２． Ｄ３・
・・ダイオード、Ｐｌ・・・駆動回路。
ランジスタを備えた制御機能につき利用される検出回路
の２つの実施例を示す回路図である。第３図及び第４図
は、第３図の場合にはＰＮＰ型トランジスタをまた第４
図の場合にはＮＰＮ型トランジスタを備えた、診断機能
につき利用される検出回路の２実施例を示す回路図であ
る。 第５図は、電力用トランジスタの点弧時間と消滅時間の
比を制御するために利用し得る検出回路の実施例を示す
回路図である。 Ｔ１・・・電力用トランジスタ、１２・・・検出トラン
ジスタ、１３． １４． Ｉ５． Ｉ９． Ｔ１０，Ｔ
１１、 Ｔ１２・・・（第２、第３．第４．第５．第６
．第７．第８の）トランジスタ、Ｉ６． Ｔ１３・・・
比較手段又は（第１の）トランジスタ、１２０． １２
１・・・（第９の）トランジスタ、Ｉｌ、 １２・・・
電流、１３・・・（第１の）電流、１４・・・（第２の
）電流、Ｉｇｌ・・・（第２の）電流、Ｉｇ２・・・参
照電流、Ｇ１・・・電流発生器、Ｇ２・・・参照電流を
発生する手段又は電流発生器、ＤＩ、 Ｄ２． Ｄ３・
・・ダイオード、Ｐｌ・・・駆動回路。
Claims (1)
- 【特許請求の範囲】 １、ドレーン及びゲートが共に電力用トランジスタ（Ｔ
１）に接続されていて、これに通じる電流（１２）が電
力用トランジスタ（Ｔ１）に通じる電流（１１）の一部
分に等しい特性を有する検出トランジスタ（Ｔ２）を備
えた、ＭＯＳ型電力用トランジスタの電流検出回路であ
って、検出トランジスタ（Ｔ２）に通じる電流（１２）
の一部分に等しい第１の電流（１３）とプリセット値を
有する参照電流である第２の電流（Ｉｇ１）とを比較し
、第１の電流（１３）と第２の電流（Ｉｇ１）との差に
関する電力用トランジスタ（Ｔ１）の電流（１１）の値
の検出信号を発生する比較手段（Ｔ６、Ｔ１３）と、電
力用トランジスタ（Ｔ１）と検出トランジスタ（Ｔ２）
のゲートとソース間の電圧を確実に等しくする値の参照
電流（Ｉｇ２）を発生する手段（Ｇ２）を備えているこ
とを特徴とする検出回路。 ２、前記比較手段（Ｔ６、Ｔ１３）が前記第１の電流（
１３）と第２の電流（Ｉｇ１）の比較を行うように構成
された第１のトランジスタ（Ｔ６、Ｔ１３）から成るこ
とを特徴とする請求項１記載の検出回路。 ３、前記第２の電流（Ｉｇ１）を電流発生器（Ｇ１）に
より発生するように構成したことを特徴とする請求項２
記載の検出回路。 ４、検出トランジスタ（Ｔ２）の電流（１２）が、電流
ミラー構成で検出トランジスタ（Ｔ２）に直列接続され
た第２及び第３のトランジスタ（Ｔ３、Ｔ４）を介し、
第１の電流（１３）に等しい第３の電流（１４）に分流
されることを特徴とする請求項２記載の検出回路。 ５、電力用トランジスタ（Ｔ１）に直列接続された第４
のトランジスタ（Ｔ５）と、前記参照電流（Ｔｇ２）を
発生する手段（Ｇ２）を構成する第２の電流発生器（Ｇ
２）を更に備えていることを特徴とする請求項１記載の
検出回路。 ６、検出トランジスタ（Ｔ２）に直列接続してダイオー
ド（Ｄ３）が設けられており、このダイオード（Ｄ３）
の陰極が、第５のトランジスタ（Ｔ９）のコレクタ及び
ベースに接続されており、このトランジスタ（Ｔ９）が
検出トランジスタ（Ｔ２）及び上記第５のトランジスタ
（Ｔ９）と並列の分路の第６のトランジスタ（Ｔ１０）
と共通のベースを有しており、上記第５のトランジスタ
（Ｔ９）が、前記第２の参照電流（Ｉｇ１）を発生する
手段（Ｇ１）に直列接続された第８のトランジスタ（Ｔ
１２）と共通のベースを有する第７のトランジスタ（Ｔ
１１）に直列接続されていることを特徴とする請求項１
記載の検出回路。 ７、前記第１のトランジスタ（Ｔ６、Ｔ１３）が、電力
用トランジスタ（Ｔ１）及び検出トランジスタ（Ｔ２）
のゲート電圧の駆動回路（Ｐ１）の制御を行うように構
成したことを特徴とする請求項２記載の検出回路。 ８、前記第１のトランジスタ（Ｔ６、Ｔ１３）が、電力
用トランジスタ（Ｔ１）の電流のプリセットされた最大
しきい値を超える上昇又はプリセットされた最小しきい
値を超えるその降下に関する診断信号を発生するように
構成された第９のトランジスタ（Ｔ２０、Ｔ２１）の制
御を行うように構成したことを特徴とする請求項２記載
の検出回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT22551A/89 | 1989-11-30 | ||
| IT02255189A IT1238305B (it) | 1989-11-30 | 1989-11-30 | "circuito di rilevamento della corrente in un transistore di potenza di tipo mos" |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03186770A true JPH03186770A (ja) | 1991-08-14 |
| JP2619739B2 JP2619739B2 (ja) | 1997-06-11 |
Family
ID=11197743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2330991A Expired - Lifetime JP2619739B2 (ja) | 1989-11-30 | 1990-11-30 | Ｍｏｓ型電力用トランジスタの電流検出回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5144172A (ja) |
| EP (1) | EP0430354B1 (ja) |
| JP (1) | JP2619739B2 (ja) |
| KR (1) | KR100190353B1 (ja) |
| DE (1) | DE69025278T2 (ja) |
| IT (1) | IT1238305B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0552880A (ja) * | 1991-08-23 | 1993-03-02 | Nippon Motoroola Kk | 電流検出回路 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4237122C2 (de) * | 1992-11-03 | 1996-12-12 | Texas Instruments Deutschland | Schaltungsanordnung zur Überwachung des Drainstromes eines Metall-Oxid-Halbleiter-Feldeffekttransistors |
| FI93065C (fi) * | 1992-11-30 | 1995-02-10 | Nokia Telecommunications Oy | Menetelmä ja sovitelma kytkinelimen ylikuormitustilanteen ilmaisemiseksi |
| US5321313A (en) * | 1993-01-07 | 1994-06-14 | Texas Instruments Incorporated | Controlled power MOSFET switch-off circuit |
| DE4338083C1 (de) * | 1993-11-08 | 1995-06-08 | Gruendl & Hoffmann | Treiberschaltung |
| GB9426007D0 (en) * | 1994-12-22 | 1995-02-22 | Philips Electronics Uk Ltd | A power semiconductor switch |
| EP0918997A1 (de) * | 1996-08-14 | 1999-06-02 | Siemens Aktiengesellschaft | Schaltungsanordnung zum erfassen des laststroms eines leistungs-halbleiterbauelements mit sourceseitiger last |
| US5867014A (en) * | 1997-11-20 | 1999-02-02 | Impala Linear Corporation | Current sense circuit having multiple pilot and reference transistors |
| DE19838657B4 (de) * | 1998-08-25 | 2008-01-24 | Infineon Technologies Ag | Schaltungsanordnung zum Erfassen des Laststromes eines Leistungs-Feldeffekt-Halbleiterbauelementes |
| DE10314842A1 (de) * | 2003-04-01 | 2004-10-21 | Siemens Ag | Stromerfassungsschaltung für einen DC/DC-Wandler |
| JP4068022B2 (ja) | 2003-07-16 | 2008-03-26 | Ｎｅｃエレクトロニクス株式会社 | 過電流検出回路及び負荷駆動回路 |
| US9453859B2 (en) * | 2013-11-07 | 2016-09-27 | Infineon Technologies Americas Corp. | Voltage converter with VCC-Less RDSon current sensing circuit |
| CN107942120B (zh) * | 2017-10-17 | 2023-06-13 | 深圳南云微电子有限公司 | 电流检测电路和电流检测方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62247268A (ja) * | 1985-12-10 | 1987-10-28 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | 電流検出回路 |
| JPH01262477A (ja) * | 1988-04-13 | 1989-10-19 | Hitachi Ltd | 電流検出回路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5463662A (en) * | 1977-10-28 | 1979-05-22 | Nec Corp | Current supply circuit |
| US4319181A (en) * | 1980-12-24 | 1982-03-09 | Motorola, Inc. | Solid state current sensing circuit |
| US4587442A (en) * | 1983-12-01 | 1986-05-06 | Motorola, Inc. | Current threshold detector |
| GB2186140B (en) * | 1986-01-30 | 1989-11-01 | Plessey Co Plc | Current source circuit |
| US4750079A (en) * | 1986-05-27 | 1988-06-07 | Motorola, Inc. | Low side switch integrated circuit |
| US4820968A (en) * | 1988-07-27 | 1989-04-11 | Harris Corporation | Compensated current sensing circuit |
| US4943737A (en) * | 1989-10-13 | 1990-07-24 | Advanced Micro Devices, Inc. | BICMOS regulator which controls MOS transistor current |
-
1989
- 1989-11-30 IT IT02255189A patent/IT1238305B/it active IP Right Grant
-
1990
- 1990-10-30 US US07/605,271 patent/US5144172A/en not_active Expired - Lifetime
- 1990-11-22 DE DE69025278T patent/DE69025278T2/de not_active Expired - Fee Related
- 1990-11-22 EP EP90203085A patent/EP0430354B1/en not_active Expired - Lifetime
- 1990-11-30 KR KR1019900019603A patent/KR100190353B1/ko not_active Expired - Fee Related
- 1990-11-30 JP JP2330991A patent/JP2619739B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62247268A (ja) * | 1985-12-10 | 1987-10-28 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | 電流検出回路 |
| JPH01262477A (ja) * | 1988-04-13 | 1989-10-19 | Hitachi Ltd | 電流検出回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0552880A (ja) * | 1991-08-23 | 1993-03-02 | Nippon Motoroola Kk | 電流検出回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69025278T2 (de) | 1996-09-19 |
| EP0430354B1 (en) | 1996-02-07 |
| DE69025278D1 (de) | 1996-03-21 |
| IT1238305B (it) | 1993-07-12 |
| IT8922551A1 (it) | 1991-05-30 |
| KR910010850A (ko) | 1991-06-29 |
| KR100190353B1 (ko) | 1999-06-01 |
| EP0430354A2 (en) | 1991-06-05 |
| US5144172A (en) | 1992-09-01 |
| JP2619739B2 (ja) | 1997-06-11 |
| IT8922551A0 (it) | 1989-11-30 |
| EP0430354A3 (en) | 1992-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02183126A (ja) | 温度閾値検知回路 | |
| JPH03186770A (ja) | Ｍｏｓ型電力用トランジスタの電流検出回路 | |
| JP2937504B2 (ja) | 電源監視回路 | |
| US4533845A (en) | Current limit technique for multiple-emitter vertical power transistor | |
| USRE37778E1 (en) | Current limiting circuit | |
| JPS6053924B2 (ja) | リミツタ回路 | |
| US5485123A (en) | Circuit configuration for adjusting the quadrature-axis current component of a push-pull output stage | |
| USRE37876E1 (en) | Power supply switch reference circuitry | |
| JPH08288810A (ja) | トランジスタのラッチダウン現象発生防止方法およびその回路並びにこの方法および回路を用いたトランジスタおよび電圧調整器 | |
| US2991372A (en) | Voltage signal comparison means with storage means | |
| US5146107A (en) | Transistor switching circuit having diode-resistor in base of transistor for fast discharge | |
| US6456058B1 (en) | Temperature stable integrated circuit full wave level detector incorporating a single operational amplifier stage design | |
| JP2679582B2 (ja) | 半導体装置 | |
| KR0177175B1 (ko) | 적분기용 비교기회로 | |
| JPH06245366A (ja) | 過電圧保護回路 | |
| JP2020195189A (ja) | 電流検出回路 | |
| JPH09182448A (ja) | インバータ制御装置の過電流保護回路 | |
| JPH07202662A (ja) | パワーオンリセット回路 | |
| JP3094653B2 (ja) | 過電流防止回路 | |
| JP2580932Y2 (ja) | 電源異常検出回路 | |
| KR0180507B1 (ko) | 과열 방지회로 | |
| SU624381A1 (ru) | Формирователь отклон ющего тока | |
| JP3158449B2 (ja) | 電圧検出回路 | |
| JP2002135966A (ja) | 出力過電圧保護回路 | |
| JPH03175735A (ja) | 入力バッファ |