JPH03186951A - メモリ容量設定装置 - Google Patents
メモリ容量設定装置Info
- Publication number
- JPH03186951A JPH03186951A JP32522789A JP32522789A JPH03186951A JP H03186951 A JPH03186951 A JP H03186951A JP 32522789 A JP32522789 A JP 32522789A JP 32522789 A JP32522789 A JP 32522789A JP H03186951 A JPH03186951 A JP H03186951A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- storage section
- information
- division information
- memory division
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
この発明は、シーケンス制御などを行う制御装置に組み
込まれたメモリカードや入出力カードにおいて、メモリ
容量設定やアドレス設定を行うメモリ容量設定装置に関
するものである。
込まれたメモリカードや入出力カードにおいて、メモリ
容量設定やアドレス設定を行うメモリ容量設定装置に関
するものである。
第3図は従来のメモリ容量設定装置を示す構成図である
。図において、1は制御装置のメモリカードであり、2
はそのメモリカード1の情報記憶部である。2aはこの
情報記憶部2内でプログラムが格納されるプログラム記
憶部であり、2bは同じくデータが格納されるデータ記
憶部である。 ここで、この情報記憶部2におけるプログラム記憶部2
aとデータ記憶部2bとの割り付け状態は、使用者の指
定にて設定、変更が可能となっている。 3はこのプログラム記憶部2aとデータ記憶部2bとの
割り付け状態を規定するメモリ分割情報を、8つのスイ
ッチユニットのオン・オフ状態によって設定するスイッ
チ群である。4ばこのスイッチ、群3に設定されたメモ
リ分割情報をアドレス変換処理し、プログラム記憶部2
aとデータ記憶部2bの割り付けを行うメモリアドレス
変換処理部である。 また、第4図はこのようなメモリカード1が用いられた
制御装置の概略構成を示す斜視図である。 図において、1は前記メモリカードであり、5は制御装
置全体の制御処理を実行する中央処理部(以下、CPU
という)を搭載したCPUカードである。6は表示手段
、入力手段等との間で情報の伝送を行う伝送カードであ
り、7はこの制御装置の電源である。8はこれら各カー
ド類が実装される制御装置の筐体である。 次に動作について説明する。スイッチ群3に設定されて
いるメモリ分割情報は、第3図に示されている例では、
8つのスイッチユニット中の■■、■5■および■がオ
ンの状態に設定されている。メモリアドレス変換処理部
4はそのメモリ分割情報を読み取って、 (2°+2ff+2’+25+2’)X2B=HexB
900という演算を実行し、情報記憶部2のアドレス空
間、HexOOO−F F F Fの中の、アドレスH
exB900以降をデータ記憶部2bとして取り扱うと
いうアドレス変換処理を行っている。 このような、アドレスHexB 900以降をデータ記
憶部2bとするメモリの割り付け状態を、例えば、アド
レスHexB800以降をデータ記憶部2bとするもの
に変更する場合には、まず、電源7をオフにしてメモリ
カード1を筺体8より抜き出す。次いで、取扱説明書等
を参照して、そのメモリカード1上のスイッチ群3の各
スイッチユニットの設定を、例えば、スイッチユニット
■、■2■および■がオンとなるように変更する。設定
変更後、そのメモリカード1を筺体8のそれが抜き出さ
れた位置に挿入して電源7をオンにすれば、メモリアド
レス変換処理部4の処理によって、割り付け状態がアド
レスHexB800以隆をデータ記憶部2bとするもの
に変更される。
。図において、1は制御装置のメモリカードであり、2
はそのメモリカード1の情報記憶部である。2aはこの
情報記憶部2内でプログラムが格納されるプログラム記
憶部であり、2bは同じくデータが格納されるデータ記
憶部である。 ここで、この情報記憶部2におけるプログラム記憶部2
aとデータ記憶部2bとの割り付け状態は、使用者の指
定にて設定、変更が可能となっている。 3はこのプログラム記憶部2aとデータ記憶部2bとの
割り付け状態を規定するメモリ分割情報を、8つのスイ
ッチユニットのオン・オフ状態によって設定するスイッ
チ群である。4ばこのスイッチ、群3に設定されたメモ
リ分割情報をアドレス変換処理し、プログラム記憶部2
aとデータ記憶部2bの割り付けを行うメモリアドレス
変換処理部である。 また、第4図はこのようなメモリカード1が用いられた
制御装置の概略構成を示す斜視図である。 図において、1は前記メモリカードであり、5は制御装
置全体の制御処理を実行する中央処理部(以下、CPU
という)を搭載したCPUカードである。6は表示手段
、入力手段等との間で情報の伝送を行う伝送カードであ
り、7はこの制御装置の電源である。8はこれら各カー
ド類が実装される制御装置の筐体である。 次に動作について説明する。スイッチ群3に設定されて
いるメモリ分割情報は、第3図に示されている例では、
8つのスイッチユニット中の■■、■5■および■がオ
ンの状態に設定されている。メモリアドレス変換処理部
4はそのメモリ分割情報を読み取って、 (2°+2ff+2’+25+2’)X2B=HexB
900という演算を実行し、情報記憶部2のアドレス空
間、HexOOO−F F F Fの中の、アドレスH
exB900以降をデータ記憶部2bとして取り扱うと
いうアドレス変換処理を行っている。 このような、アドレスHexB 900以降をデータ記
憶部2bとするメモリの割り付け状態を、例えば、アド
レスHexB800以降をデータ記憶部2bとするもの
に変更する場合には、まず、電源7をオフにしてメモリ
カード1を筺体8より抜き出す。次いで、取扱説明書等
を参照して、そのメモリカード1上のスイッチ群3の各
スイッチユニットの設定を、例えば、スイッチユニット
■、■2■および■がオンとなるように変更する。設定
変更後、そのメモリカード1を筺体8のそれが抜き出さ
れた位置に挿入して電源7をオンにすれば、メモリアド
レス変換処理部4の処理によって、割り付け状態がアド
レスHexB800以隆をデータ記憶部2bとするもの
に変更される。
従来のメモリ容量設定装置は以上のように構成されてい
るので、プログラム記憶部2aとデータ記憶部2bとの
割り付け状態を調べたり、当該割り付け状態の変更を行
う場合には、制御装置の電源7をオフにしてメモリカー
1゛】を筺体8から抜き出し、取扱説明書等を参照しな
がら、スイッチ群3の各スイッチユニットのオン・オフ
状態の照合や設定変更を行い、再び筐体8に挿入して電
源をオンにする必要があり、割り付け状態の確認や設定
変更に多大な手間がかかり、また設定ミスなども起こし
やすいという課題があった。 この発明は上記のような課題を解消するためになされた
もので、割り付け状態の111認や設定変更が簡単に行
え、設定ミスなども起こりにくいメモリ容量設定装置を
得ることを目的とする。
るので、プログラム記憶部2aとデータ記憶部2bとの
割り付け状態を調べたり、当該割り付け状態の変更を行
う場合には、制御装置の電源7をオフにしてメモリカー
1゛】を筺体8から抜き出し、取扱説明書等を参照しな
がら、スイッチ群3の各スイッチユニットのオン・オフ
状態の照合や設定変更を行い、再び筐体8に挿入して電
源をオンにする必要があり、割り付け状態の確認や設定
変更に多大な手間がかかり、また設定ミスなども起こし
やすいという課題があった。 この発明は上記のような課題を解消するためになされた
もので、割り付け状態の111認や設定変更が簡単に行
え、設定ミスなども起こりにくいメモリ容量設定装置を
得ることを目的とする。
この発明に係るメモリ容量設定装置は、メモリ分割情報
を、電源のオン・オフでその記憶内容が揮発することの
ないメモリ分割情報記録部に格納し、このメモリ分割情
報記録部から読み出したメモリ分割情報に基づいて、情
報記憶部内のプログラム記憶部とデータ記憶部の割り付
け状態を表示手段に表示するとともに、入力手段から入
力される変更情報に基づいて、メモリ分割情報記録部内
のメモリ分割情報の書き換えを行うメモリ容量設定処理
手段を設けたものである。
を、電源のオン・オフでその記憶内容が揮発することの
ないメモリ分割情報記録部に格納し、このメモリ分割情
報記録部から読み出したメモリ分割情報に基づいて、情
報記憶部内のプログラム記憶部とデータ記憶部の割り付
け状態を表示手段に表示するとともに、入力手段から入
力される変更情報に基づいて、メモリ分割情報記録部内
のメモリ分割情報の書き換えを行うメモリ容量設定処理
手段を設けたものである。
この発明におけるメモリ容量設定処理手段は、電源のオ
ン・オフでその記憶内容が揮発することのないメモリ分
割情報記録部に格納されているメモリ分割情報記録を読
み出し、そのメモリ分割情報に基づいて情報記憶部内の
プログラム記憶部とデータ記憶部の割り付け状態を表示
手段に表示し、また、この表示手段の表示を参照して入
力手段から入力された変更情報に基づいて、前記メモリ
分割情報記録部内のメモリ分割情報の書き換えを行うこ
とにより、割り付け状態の確認や設定変更の作業が簡単
で、設定ミスも少ないメモリ容量設定装置を実現する。
ン・オフでその記憶内容が揮発することのないメモリ分
割情報記録部に格納されているメモリ分割情報記録を読
み出し、そのメモリ分割情報に基づいて情報記憶部内の
プログラム記憶部とデータ記憶部の割り付け状態を表示
手段に表示し、また、この表示手段の表示を参照して入
力手段から入力された変更情報に基づいて、前記メモリ
分割情報記録部内のメモリ分割情報の書き換えを行うこ
とにより、割り付け状態の確認や設定変更の作業が簡単
で、設定ミスも少ないメモリ容量設定装置を実現する。
以下、この発明の一実施例を図について説明する。第1
図において、1はメモリカード、2は情報記憶部、2a
はプログラム記憶部、2bはデータ記憶部、4はメモリ
アドレス変換処理部であり、第3図に同一符号を付した
従来のそれらと同一、あるいは相当部分であるため詳細
な説明は省略する。 また、9はバッテリにて停電保護された記憶手段で形成
され、前記メモリカード1に搭載されてメモリ分割情報
が格納されるメモリ分割情報記録部である。10はその
メモリ分割情報に従って情報記憶部2内のプログラム記
憶部2aとデータ記憶部2bの割り付け状態が表示され
る表示手段としての陰極線管(以下、CRTという)デ
イスプレィである。11は情報記憶部2内のプログラム
記憶部2aとデータ記憶部2bの割り付け状態変更のた
めの変更情報が入力される入力手段としてのキーボード
である6 12はメモリ分割情報記録部9から読み出し
たメモリ分割情報に基づいて、情報記憶部2内のプログ
ラム記憶部2aとデータ記憶部2bの割り付け状態をC
RTデイスプレィ10に表示するとともに、このCRT
デイスプレィ10の表示を参照してキーボード11より
入力された前記変更情報に基づいて、メモリ分割情報記
録部9内のメモリ分割情報を書き換えるメモリ容量設定
処理手段である。 このメモリ容量設定処理手段12内において、13はメ
モリ分割情報記録部9からメモリ分割情報を読み込む読
込処理部、14は読み込んだメモリ分割情報をCRTデ
イスプレィ10に表示できる信号に変換する変換処理部
、15は変換された信号をCRTデイスプレィ10上に
表示する表示処理部である。また、16はCRTデイス
プレィ10の表示を参照してキーボード11より入力さ
れる変更情報を読み込む入力読込処理部、17は読み込
んだ変更情報をメモリ分割情報記録部9に格納できる信
号に変換する変換処理部、18は変換された変更情報を
メモリ分割情報記録部9に書き込む書込処理部である。 また、第2図はこのメモリ容量設定処理手段12の制御
装置への接続状態を示す説明図で、図において、第1図
および第4図に示すものと同一、あるいは相当部分には
同一符号を付してその説明を省略する。19はメモリ容
量設定処理手段12を制御装置の伝送カード6に接続し
ている伝送路である。 次に動作について説明する。情報記憶部2のプログラム
記憶部2aとデータ記憶部2bの割り付け状態を確認す
る場合、その旨の指示を与える情報をキーボード11よ
り入力する。この情報を受は取ったメモリ容量設定処理
手段12は、伝送路19を介して伝送カード6と通信を
行い、読込処理部13にてメモリカード1に搭載された
メモリ分割情報記録部9に格納されているメモリ分割情
報を読み込む。次いで、読み込んだメモリ分割情報を変
換処理部14で変換し、プログラム記憶部2aとデータ
記憶部2bの容量を表示処理部15よりCRTデイスプ
レィ10上に表示する。使用者はこのCRTデイスプレ
ィ10の表示によって情報記憶部2の割り付け状態の確
認を行う。 また、割り付け状態の設定変更を行う場合には、必要に
応じてガイダンスの表示を指示する情報をキーボード1
1より入力すると、情報記憶部2においてプログラム記
憶部2aとデータ記憶部2bとがどのように分割できる
か、その各ケースの分割方法がCRTデイスプレィ10
上にガイダンスとして表示される。このCRTデイスプ
レィ10に表示されたガイダンスを参照して、前記複数
のケース中より希望する分割状態を選択し、それを指示
する情報をキーボード11より入力する。 この情報を受は取ったメモリ容量設定処理手段12は、
伝送路19を介して伝送カード6と通信し、入力読込処
理部16で読み込んだキーボード1工からの情報より、
変換処理部17にてプログラム記憶部2aとデータ記憶
部2bを指定された分割状態に割り付けるための変更情
報を生威し、書込処理部18よりメモリ分割情報記録部
9に書き込む。これによって、メモリ分割情報記録部9
=10 内のメモリ分割情報は指定された分割状態に割り付ける
ものに書き換えられる。 メモリアドレス変換処理部4は、このメモリ分割情報記
録部9より読み出したメモリ分割情報に基づいて、情報
記録部2内のプログラム記憶部2aとデータ記憶部2b
とを従来の場合と同様にして割り付ける。 なお、上記実施例では、メモリ分割情報記録部にバッテ
リにて停電保護された記憶手段を用いたものを示したが
、電気的に書き換え可能な続出専用メモリのように停電
保護用のバッテリを必要としない記憶手段を用いてもよ
い。 また、上記実施例では、表示手段としてCRTデイスプ
レィ、入力手段としてキーボードを用いた場合について
説明したが、液晶デイスプレィやマウスなど他の入出力
装置を用いてもよく、上記実施例と同様の効果を奏する
。
図において、1はメモリカード、2は情報記憶部、2a
はプログラム記憶部、2bはデータ記憶部、4はメモリ
アドレス変換処理部であり、第3図に同一符号を付した
従来のそれらと同一、あるいは相当部分であるため詳細
な説明は省略する。 また、9はバッテリにて停電保護された記憶手段で形成
され、前記メモリカード1に搭載されてメモリ分割情報
が格納されるメモリ分割情報記録部である。10はその
メモリ分割情報に従って情報記憶部2内のプログラム記
憶部2aとデータ記憶部2bの割り付け状態が表示され
る表示手段としての陰極線管(以下、CRTという)デ
イスプレィである。11は情報記憶部2内のプログラム
記憶部2aとデータ記憶部2bの割り付け状態変更のた
めの変更情報が入力される入力手段としてのキーボード
である6 12はメモリ分割情報記録部9から読み出し
たメモリ分割情報に基づいて、情報記憶部2内のプログ
ラム記憶部2aとデータ記憶部2bの割り付け状態をC
RTデイスプレィ10に表示するとともに、このCRT
デイスプレィ10の表示を参照してキーボード11より
入力された前記変更情報に基づいて、メモリ分割情報記
録部9内のメモリ分割情報を書き換えるメモリ容量設定
処理手段である。 このメモリ容量設定処理手段12内において、13はメ
モリ分割情報記録部9からメモリ分割情報を読み込む読
込処理部、14は読み込んだメモリ分割情報をCRTデ
イスプレィ10に表示できる信号に変換する変換処理部
、15は変換された信号をCRTデイスプレィ10上に
表示する表示処理部である。また、16はCRTデイス
プレィ10の表示を参照してキーボード11より入力さ
れる変更情報を読み込む入力読込処理部、17は読み込
んだ変更情報をメモリ分割情報記録部9に格納できる信
号に変換する変換処理部、18は変換された変更情報を
メモリ分割情報記録部9に書き込む書込処理部である。 また、第2図はこのメモリ容量設定処理手段12の制御
装置への接続状態を示す説明図で、図において、第1図
および第4図に示すものと同一、あるいは相当部分には
同一符号を付してその説明を省略する。19はメモリ容
量設定処理手段12を制御装置の伝送カード6に接続し
ている伝送路である。 次に動作について説明する。情報記憶部2のプログラム
記憶部2aとデータ記憶部2bの割り付け状態を確認す
る場合、その旨の指示を与える情報をキーボード11よ
り入力する。この情報を受は取ったメモリ容量設定処理
手段12は、伝送路19を介して伝送カード6と通信を
行い、読込処理部13にてメモリカード1に搭載された
メモリ分割情報記録部9に格納されているメモリ分割情
報を読み込む。次いで、読み込んだメモリ分割情報を変
換処理部14で変換し、プログラム記憶部2aとデータ
記憶部2bの容量を表示処理部15よりCRTデイスプ
レィ10上に表示する。使用者はこのCRTデイスプレ
ィ10の表示によって情報記憶部2の割り付け状態の確
認を行う。 また、割り付け状態の設定変更を行う場合には、必要に
応じてガイダンスの表示を指示する情報をキーボード1
1より入力すると、情報記憶部2においてプログラム記
憶部2aとデータ記憶部2bとがどのように分割できる
か、その各ケースの分割方法がCRTデイスプレィ10
上にガイダンスとして表示される。このCRTデイスプ
レィ10に表示されたガイダンスを参照して、前記複数
のケース中より希望する分割状態を選択し、それを指示
する情報をキーボード11より入力する。 この情報を受は取ったメモリ容量設定処理手段12は、
伝送路19を介して伝送カード6と通信し、入力読込処
理部16で読み込んだキーボード1工からの情報より、
変換処理部17にてプログラム記憶部2aとデータ記憶
部2bを指定された分割状態に割り付けるための変更情
報を生威し、書込処理部18よりメモリ分割情報記録部
9に書き込む。これによって、メモリ分割情報記録部9
=10 内のメモリ分割情報は指定された分割状態に割り付ける
ものに書き換えられる。 メモリアドレス変換処理部4は、このメモリ分割情報記
録部9より読み出したメモリ分割情報に基づいて、情報
記録部2内のプログラム記憶部2aとデータ記憶部2b
とを従来の場合と同様にして割り付ける。 なお、上記実施例では、メモリ分割情報記録部にバッテ
リにて停電保護された記憶手段を用いたものを示したが
、電気的に書き換え可能な続出専用メモリのように停電
保護用のバッテリを必要としない記憶手段を用いてもよ
い。 また、上記実施例では、表示手段としてCRTデイスプ
レィ、入力手段としてキーボードを用いた場合について
説明したが、液晶デイスプレィやマウスなど他の入出力
装置を用いてもよく、上記実施例と同様の効果を奏する
。
以上のように、この発明によれば、電源のオン・オフで
その記憶内容が揮発することのないメモ■ す分割情報記録部にメモリ分割情報を格納し、それより
読み出したメモリ分割情報に基づいて、表示手段に情報
記憶部内のプログラム記憶部とデータ記憶部の割り付け
状態を表示し、さらに、その表示を参照して入力手段か
ら入力される変更情報に基づいて、メモリ分割情報記録
部内のメモリ分割情報の書き換えを行うように構成した
ので、情報記憶部の割り付け状態の確認や設定変更を行
う場合に、いちいち制御装置の電源をオフにしたり、メ
モリカードを筐体から抜き出したりする必要がなくなり
、その作業が大幅に簡易化され、設定ミスなども起こり
にくいメモリ容量設定装置が得られる効果がある。
その記憶内容が揮発することのないメモ■ す分割情報記録部にメモリ分割情報を格納し、それより
読み出したメモリ分割情報に基づいて、表示手段に情報
記憶部内のプログラム記憶部とデータ記憶部の割り付け
状態を表示し、さらに、その表示を参照して入力手段か
ら入力される変更情報に基づいて、メモリ分割情報記録
部内のメモリ分割情報の書き換えを行うように構成した
ので、情報記憶部の割り付け状態の確認や設定変更を行
う場合に、いちいち制御装置の電源をオフにしたり、メ
モリカードを筐体から抜き出したりする必要がなくなり
、その作業が大幅に簡易化され、設定ミスなども起こり
にくいメモリ容量設定装置が得られる効果がある。
第1図はこの発明の一実施例によるメモリ容量設定装置
を示す構成図、第2図はそのメモリ容量設定処理手段と
制御装置の接続を示す説明図、第3図は従来のメモリ容
量設定装置を示す構成図、第4図は制御装置の概略構成
を示す斜視図である。 2は情報記憶部、2aはプログラム記憶部、2bはデー
タ記憶部、9はメモリ分割情報記録部、10は表示手段
(CRTデイスプレィ)、11は入力手段(キーボード
)、12はメモリ容量設定処理手段。 なお、図中、同一符号は同一、又は相当部分を示す。
を示す構成図、第2図はそのメモリ容量設定処理手段と
制御装置の接続を示す説明図、第3図は従来のメモリ容
量設定装置を示す構成図、第4図は制御装置の概略構成
を示す斜視図である。 2は情報記憶部、2aはプログラム記憶部、2bはデー
タ記憶部、9はメモリ分割情報記録部、10は表示手段
(CRTデイスプレィ)、11は入力手段(キーボード
)、12はメモリ容量設定処理手段。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- メモリ分割情報をアドレス変換処理した処理結果に基づ
いて、情報記憶部内のプログラム記憶部とデータ記憶部
の割り付け状態の設定、変更を行うメモリ容量設定装置
において、前記メモリ分割情報を電源のオン・オフにて
揮発することなく記憶するメモリ分割情報記録部と、前
記メモリ分割情報に従って、前記情報記憶部内のプログ
ラム記憶部とデータ記憶部の割り付け状態が表示される
表示手段と、前記情報記憶部内のプログラム記憶部とデ
ータ記憶部の割り付け状態を変更するための変更情報が
入力される入力手段と、前記メモリ分割情報記録部から
読み込んだメモリ分割情報に基づいて、前記情報記憶部
内のプログラム記憶部とデータ記憶部の割り付け状態を
前記表示手段に表示するとともに、前記入力手段から入
力された前記変更情報に基づいて、前記メモリ分割情報
記録部内のメモリ分割情報を書き換えるメモリ容量設定
処理手段とを備えたことを特徴とするメモリ容量設定装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32522789A JPH03186951A (ja) | 1989-12-15 | 1989-12-15 | メモリ容量設定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32522789A JPH03186951A (ja) | 1989-12-15 | 1989-12-15 | メモリ容量設定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03186951A true JPH03186951A (ja) | 1991-08-14 |
Family
ID=18174445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32522789A Pending JPH03186951A (ja) | 1989-12-15 | 1989-12-15 | メモリ容量設定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03186951A (ja) |
-
1989
- 1989-12-15 JP JP32522789A patent/JPH03186951A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6263333A (ja) | 画面情報制御方式 | |
| JP3355280B2 (ja) | 表示制御システム | |
| JPH0715623B2 (ja) | ディスプレイ装置 | |
| JP3399709B2 (ja) | プログラマブルコントローラにおけるデータ取出方法およびプログラマブルコントローラ | |
| JPH0311755Y2 (ja) | ||
| JPS6386041A (ja) | フアイル更新方法 | |
| JPS6319049A (ja) | フアイル容量の表示方式 | |
| JPH0199128A (ja) | 情報処理操作卓 | |
| JP2555325B2 (ja) | 表示装置 | |
| JPH01263748A (ja) | 記憶装置 | |
| JPS58125138A (ja) | 統一情報表示方式 | |
| JPS63280298A (ja) | ディスプレイ制御装置 | |
| JPS6057381A (ja) | 表示方式 | |
| JPH0527116B2 (ja) | ||
| JPS62210504A (ja) | プログラムメモリコントロ−ラ | |
| JPS63244142A (ja) | 記憶装置の記憶内容観測方式 | |
| JPH03135628A (ja) | 端末装置 | |
| JPS61287605A (ja) | カルテフアイルの検索制御装置 | |
| JPH01111239A (ja) | エラー表示方式 | |
| JPH07121021B2 (ja) | 通信制御処理装置における回線制御情報設定方式 | |
| JPH0124318B2 (ja) | ||
| JPS60176106A (ja) | シ−ケンスコントロ−ラ | |
| JPH01282631A (ja) | オンラインキャッシュ画面の方式 | |
| JPS62134744A (ja) | アドレスデコ−ド方式 | |
| JPH10260827A (ja) | データ処理装置 |