JPH03186956A - Ｃｐｕバスデータ診断装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＣＰＵバスデータ診断装置、特に、バスデータ
に誤りを検出した場合にも再度同じバスデータのフェッ
チを可能としたＣＰＵバスデータ診断装置に関する。

（技術環境〉 近年のマイクロプロセッサは、その機能がかってのミニ
コンピユータを上回るものが開発されてきており、この
ようなマイクロプロセッサが達成しなければならない作
業はより高度になっている。

また、その利用は依然としてメカトロニクスの分野が多
く、非常に厳しい雑音環境での高信頼性動作が要求され
てきている。

従って、それらのシステム設計時には、雑音の発生を押
さえる努力が必要となると同時に、マイクロプロセッサ
自身にも雑音に強い設計が施されることが望まれる。

〔従来の技術〕

従来の技術としては、メモリデータにパリティチエツク
を施すものがある。

第２図に従来の技術の例であるパリティチエツク付きの
メモリの構成を示す。

図に於て、データバス５を介してＣＰＵＩとメモリとパ
リティチエツク部４が互いに接続されている。メモリに
は、データ用の他にパリティ用メモリ３が用意されてい
る。

動作を説明する。

予め正しいパリティをパリティ用メモリ３に書き込んで
おく。バスの方向がメモリからＣＰＬＪＩのときは、パ
リティチエツク４はパリティを計算してパリティ用メモ
リ３に書き込む。

逆にバスの方向がＣＰＵＩからメモリのときは、バス上
のデータからパリティを計算し、同時にパリティ用メモ
リ３からハリティを読み出し、この両者を比較し、不一
致ならばエラー信号を出力する。

このエラー信号は、ＣＰＵに対し割り込みを発生させる
。その後、割り込み処理プログラムにより、再度同じバ
スデータのフェッチを行う。

〔発明が解決しようとする課題〕

上述した従来のバスデータ診断装置は、メモリの側に取
り付けられているので、ＣＰＵがフェッチしたデータの
誤りを検出出来ないと言う欠点がある。また、再度同じ
バスデータのフェッチを行うためには、プログラムを作
成する手間がかかると言う欠点があった。

〔課題を解決するための手段〕

本発明のＣＰＵバスデータ診断装置は、データバスに接
続されたｃＲｃｔ＋算部と、該ＣＲＣ計算部の計算結果
を一時的に記憶しＣＲ，Ｃバスに出力するか、またはＣ
ＲＣバスからのＣＲＣ信号を一時的に記憶するＣＲ，Ｃ
記憶部と、前記ＣＲＣ計算部の出力を第１−の入力とし
、前記ＣＲＣ記憶部の出力を第２の入力として、この２
入力の一致を比較し、一致していなければエラー信号を
出力する比較器と、前記データバスを第１の入力とし、
出力をＣＰＵ側のデータバスに接続され、前記比較器の
出力により切り換えられるデータバス切り換えスイッチ
と、該データバス切り換えスイッチの第２の入力に接続
され、プログラムカウンタを１ステップマイナスする命
令が記憶されているジャンプ命令記憶部とを含んで構成
される。

〔実施例〕

次に本発明の実施例について、図面を参照して詳細に説
明する。

第１図は、本発明の一実施例を示すブロック図である。

データバス８に接続されたＣＲＣ計算計算上４ＣＲＣ計
算計算上４算結果を一時的に記憶しＣＲＣバス９に出力
するか、またはＣＲＣバス９からのＣＲＣ信号を一時的
に記憶するＣＲＣ記憶部６と、ＣＲＣ計算計算上４力を
第１の入力とし、ＣＲＣ記憶部６の出力を第２の入力と
して、この２入力の一致を比較し、一致していなければ
エラ一信号を出力する比較器５と、データバス８を第１
の入力とし、出力をＣＰＵ１側のデータバス８に接続さ
れ、比較器５の出力により切り換えられるデータバス切
り換えスイッチと、該データバス切り換えスイッチの第
２の入力に接続され、プログラムカウンタを１ステップ
マイナスする命令か記憶されているジャンプ命令記憶部
３から構成される。

次に動作を説明する。

ＣＲＣメモリ７には予め正しいＣＲＣデータが書き込ま
れている。また、データバス切り換えスイッチは、第１
の入力に接続されている。

データバスの方向が、ＣＰＵ１からメモリの方向のとき
は、ＣＰＵＩから出力されるデータは、データバス切り
換えスイッチを経由してデータメモリ部２とＣＲＣ計算
計算上４力される。

ＣＲＣ計算計算上４力されたデータは、ＣＲＣを計算さ
れる。その結果はＣＲＣバス９を経由してＣＲＣメモリ
７に書き込む。

データバス８の方向が、逆に、データメモリ部− ２からＣＰＵＩのとき、データバス８上のデータは、一
つのマインサイクルでＣＰ　Ｕ　］とＣＲＣ計算部４に
入れられる。

ＣＬＣ計算部４では、このデータに対するＣＲＣを計算
する。同時にＣＲ，Ｃメモリ７から読み出されたＣ　Ｒ
ＣデータはＣＲＣ記憶部６に記憶される。

ＣＲ，Ｃ計算部４の出力及びＣＲＣ記憶部６の出力は２
入力の比較器５のそれぞれの入力に入力され、比較され
る。

一致しなければ、比較器はエラー信号１ｏを出力する。

データバス切り換えスイッチは、このエラー信号１０に
より接続を換えられ、その第２の入力が接続されるよう
になる。すなわちプログラムカウンタを１ステップマイ
ナスする命令が記憶されているジャンプ命令記憶部３が
ＣＰ　１．Ｊ　］のデータバス８に接続される。

ここで次のマシンサイクルが始まると、ＣＰＵ１は、こ
の命令を実行することにより、エラーを起こしたのと同
じデータメモリのアドレスがプログラムカウンタから出
力される。このことにより、エラー発生に対するリトラ
イが実行される。

〔発明の効果〕

本発明のＣＰＵバスデータ診断装置は、ＣＰＵがフェッ
チしてデータとおなしものについて検査しているのでＣ
ＰＵがフェッチしたデータの誤りを検出できると言う効
果がある。また、プログラムカウンタを直接制御できる
１つだけの命令をハードウェアで準備するので、再度同
じバスデータのフェッチを行うためのプログラム作成は
必要ないと言う効果がある。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図は従
来の一例を示すブロック図である。 １・・・ＣＰＵ、２・・・データメモリ、３・・・ジャ
ンプ命令記憶部、４・・・ＣＰＵ計算部、５・・・比較
器、６・・・ＣＲＣ記憶部、７・・・ＣＲＣメモリ、８
・・・データバス、９・・・ＣＲＣバス、１０・・・エ
ラー信号。

Claims (1)

【特許請求の範囲】
1. データバスに接続された巡回符号（以下ＣＲＣと略す）
   計算部と、該ＣＲＣ計算部の計算結果を一時的に記憶し
   ＣＲＣバスに出力するかまたはＣＲＣバスからのＣＲＣ
   信号を一時的に記憶するＣＲＣ記憶部と、前記ＣＲＣ計
   算部の出力を第１の入力とし前記ＣＲＣ記憶部の出力を
   第２の入力としてこの２入力の一致を比較し一致してい
   なければエラー信号を出力する比較器と、前記データバ
   スを第１の入力とし出力をＣＰＵ側のデータバスに接続
   され前記比較器の出力により切り換えられるデータバス
   切り換えスイッチと、該データバス切り換えスイッチの
   第２の入力に接続され、プログラムカウンタを１ステッ
   プマイナスする命令が記憶されているジャンプ命令記憶
   部から構成されることを特徴としたＣＰＵバスデータ診
   断装置。